Запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 19 9 4 С 11 С 11/00 ИСАНИЕ ИЗОБРЕТЕНИЯ еЦельбыстродейство содержит ванные в фимикропроцессорнои техни изобретения - повышение вия устройства. Устройс юл. 9 47ко, В.С.Погорело локи 2 памяти, орган,8)видетельство СССР11/С 11/00, 1980,Григорьев В.Ло- и миниЭВ 11. - Л1984, с. 107,(54 (57 3 АПОМИНА 10 Ц 1 зобретени Е УСТ ОИСТВОится к вычисастности к за отное, вйства ительнои техни пом ающим устименение и может наии микроЭВМ и мин,т ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское сР 963090, кл. СБалашов Е.П.,Петров Г.А. МикрЭнергоатомиздат,рис, 3-37. зические страницы и зоны, дешифраторы 3 и 4 и регистры 5, являющиесяпрограммно доступными для записи.Выигрыш в быстродействии достигаетсяза счет того, что программным способом рабочая страница памяти организуется таким образом, чтобы в неевходили блоки памяти из разных физических страниц, содержащие обрабатывающую программу и нужные операнды.В такой странице программа будетработать, как в обычной нерасширенной памяти, без переключений. Поокончании обработки выбранных блоков1361623информации можно произвести (опять мы. Такие переключения производятся же программным способом) переключе- довольно редко и практически не увение и организовать другую рабочую личивают времени выполнения программ страницус другими блоками информа- по сравнению с нерасширенной памятью. ции,нужными для выполнения програм ил.Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может найтиприменение в мини- и микроЭВМ и микропроцессорной технике,Цель изобретения - повышение быстродействия устройства.На чертеже изображена структурнаясхема запоминающего устройства.Устройство содержит матрицу 1 блоков 2 памяти. Блоки 2 одного столбцаматрицы образуют физическую страницупамяти, под которой понимается конструктивно законченный блок с максимальным объемом памяти, которыйпозволяет адресовать шина адресапроцессора (не показан). Число блоков2 памяти в Физической странице равно 2 , где ш - целое число. Блоки 2памяти одной строки матрицы образуютзону памяти. Устройство также содержит первый 3 и второй 4 дешифраторы,регистры 5. Все блоки 2 памяти в одной зоне занимают одну и ту же частьадресного пространстваУстройствоимеет вход 6 записи-считывания идвунаправленную шину 7 данных, соединенную с информационными входамивыходами блоков 2 памяти и с информационными входами регистров 5. При-чем и-разрядная шина адреса устройства содержит группу 8 из ш старшихразрядов и группу 9 из (и - ш) младших разрядов.Блоки 2 памяти могут иметь различную физическую реализацию, но должныиметь два входа вйборки, включенныхпо схеме И, Если блоки памяти реализованы на элементах полупроводниковой памяти, которые имеют толькоодин вход выборки (выбор кристалла),то каждый блок памяти необходимодополнить двувходовым элементом И,подключенным выходом к входу выборкиблока 2 памяти. 2Дешифратор 4 имеет, кроме информационного, управляющий вход (например, микросхема К 155 ИД 4 или К 555 ИД 4).На одном иэ выходов такого дешифра 5 тора сигнал появляется только приподаче сигнала на его управляющийвход. При этом длительность выходного сигнала равна длительности управляющего (стробирующего) сигнала.Устройство работает следующимобразом.Перед началом выполнения программы, которая в процессе работыдолжна обращаться к тому или иномублоку 2 памяти в той или иной зоненакопителя, необходимо произвестивключение нужных блоков 2 памяти,т.е. организовать рабочую страницупамяти. Рабочая страница содержит2 блоков памяти, по одному от.зоны.Это достигается программным способомс помощью регистров 5. Эти регистрыявляются программно доступными для25записи в них информации. Обращатьсяк регистрам 5 можно или как к внешним устройствам, или как к ячейкампамяти. В последнем случае каждомурегистру присваивается определенныйадрес иэ адресного пространства процессора. В этом случае ячейки в блоках 2 памяти, имеющие такие же адреса, как и регистры 5 не используются,З 5 Для записи информации в какой-ли-,бо регистр 5 процессор выставляетна шину адреса код адреса требуемогорегистра, на шину 7 данных - унитарный код нужного блока 2 памяти в 40 соответствующей зоне (код содержиттолько одну единицу в одном из разрядов, а все остальные разряды -нули), на вход 6 записи-считыванияподает сигнал записи. При этом на 45 одном из выходов дешифратора 4 фор61623 5 10 Тираж 588 Подписное ВНИИПИ Заказ 6297/52 Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная,3 13мируется импульс, который стробируетзапись кода, выставленного на шину7 данных, только в один регистр 5,а именно в тот, код адреса котороговыставлен . на шину адреса. Послеэтого один из выходов этого регистра, имеет потенциал логической единицы, а все остальные - потенциаллогического нуля. Тот блок 2 памятиданной зоны, второй вход выборкикоторого подключен к возбужденномувыходу регистра 5. будем называтьполувыбраннымТаким образом, в каждой зоне полувыбранным может бытьтолько адин блок 2 памяти. Описаннымспособом производится включение нужных блокрв 2 памяти во всех остальных зонах,Устройство позволяет организоватьрабочие страницы памяти большим числом способом. Так, например, еслиизвестное устройство имеет К физических и столько же рабочих страниц па-мяти (К - кратность расширения памяти, показывающая, во сколько разрасширенная память больше прямо адресуемой), то предлагаемое устройствопозволяет организовать К различныхрабочих страниц, у которых от каждой эоны берется только один блок/ъпамяти (2 - это число зон)Числоблоков 2 памяти в различных зонахможет быть разным.В процессе выполнения программыпроцессор выставляет на шину адресаразличные коды, младшие (и - ш) разрядов кода адреса подаются на адресные входы всех блоков 2 памяти, аш старших разрядов - на входы дешифратора 3. При этом получает возбуж дение один из выходов дешифратора 3,а вместе с ним и первые входы выборкивсех блоков памяти одной из зон.Обращение процессора в данной зонепамяти производится к полувыбранномублоку 2 памяти, который в этом случае становится выбранным, так каксигналы логической единицы подаютсятеперь на его оба входа выборкиТак как в процессе выполненияпрограммы на шине адреса процессора(и устройства) адреса могут меняться во всем диапазоне адресного пространства, дешифратор 3 всегда будет 15 20 25 30 35 40 45 50 55 выбирать соответствующую зону памяти и обращение к ней будет производиться к блоку 2 памяти, включенному в состав рабочей страницы (полувыбранному). Если обработка информации в каком-то блоке памяти какойлибо зоны закончится, можно взаменего описанным способом включить всостав рабочей страницы новый блокпамяти и далее производить обработку информации без переключений. Формула изобретенияЗапоминающее устройство, содержащее матрицу блоков памяти, первый дешифратор, регистр, причем входы записи-считывания блоков памяти объединены и являются входом записи- считывания устройства, информационные входы и выходы блоков памяти объединены соответственно и являются информационными входами и выходами устройства соответственно, адресные входы блоков памяти объединены, входы первого дешифратора являются старшими адресными входами устройства, выходы первого дешифратора подключены к первым входам выбора кристалла блоков памяти соответствующих строк матрицы, о т л и ч а ю щ е е - с я тем, что, с целью повышения быстродействия устройства, в него введены второй дешифратор и дополнительные регистры, причем управляющий вход второго дешифратора подключен к входу записи-считывания устройства, один из входов второго дешифратора подключены к старшим входам адреса устройства, другие входы второго дешифратора и адресные входы блоков памяти объединены соответственно и являются младшими адресными входами устройства, выходы второго дешифратора подключены к управляющим входам регистров, информационные входы которых объединены соответственно и подключены к информационным входам и выходам блоков памяти, являются входом выбора блоков памяти устройства, выходы каждого регистра подключены к вторым входам выбора кристалла блоков памяти соответствующей строки матрицы.