Элемент памяти

СОЮЗ СОНЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 59 4 С 11 С СУДАРСТВЕННЫЙ НОМИТЕТ СССО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ИСАНИЕ ИЗОБРЕТ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ водниковых приборов, а такж создания автоматизированных иваемых систем с изменяемой дляерестрархи 47 тектурои, Целью израсширение функциотей за счет обеспепередачи сигнала.достигается введенэлемента 7 и второтранзистора 3В дможна коммутация цпри подаче програмпо коммутирующим ц обретения являетс нальных возможнос агурин И.И. Радио и(54) ЭЛЕМЕН (57) Иэобре ронной техн эовано в ко ПИЛЯТ осится к электи ммутирующ епях как(21) 40 (22) 03 (46) 23 (72) В, (53) 68 (56) Ал Иикросх связьЭлек 4459/2407,8612.87.Худяк(088.8)А.Г,ка. - И132-131980,ике и может быть исполь алоговых, так и цифровых полупрочения двустороннеиПоставленная цельием нагрузочногого ключевого ГЩПанном элементе воэепей между собоймирующих импульсовепям. 1 ил. 1 табл.Изобретение относится к электронной технике и может быть использованов коммутирующих цепях как аналоговых,так и цифровых полупроводниковых при 5боров, а также для создания автоматизированных перестраиваемых систем исистем с изменяемой архитектурой.Цель изобретения - расширение функциональных возможностей за счет 10обеспечения двусторонней передачисигнала.На чертеже представлена принципиальная схема элвмента памяти.Элемент памяти содержит запоминающий МДП-транзистор 1 с плавающим затвором и с туннельной областью, первыйключевой МДП-транзистор 2, второйключевой МДП-транзистор 3, вход 4 за. писи, выход 5, управляющий вход 6 20стирания, нагрузочный элемент 7 (резистор) и управляющий вход 8 считывания,Элемент памяти обеспечивает пятьрежимов работы: запись, стирание,чте ние и два режима невыбора при записи,(приведенные в таблице),1Элемент памяти работает следующимобразом,При стирании на управляющий затвор З 0запоминающего транзистора 1 и на затвор второго ключевого транзистора 3подается высокий положительный потенциал, в результате чего происходиттуннелирование электронов на плаваю- З 5щий затвор, Ключевой транзистор 3обеспечивает заземление стока запоминающего транзистора 1, соединенногос туннельной областью, После стирания запоминающий транзистор 1 переходит в состояние с высоким пороговымпапряжением (порядка +10 В) и коммутируемые цепи размыкаются.В режиме записи на вход 4 ивыход5 подается высокий положительный потенциал, а управляющий затвор запоминающего транзистора 1 заземляется.При этом происходит туннелированиеэлектронов с плавающего затвора и запоминающий транзистор 4 переходит в 5 О.состояние с низким пороговым напряжением (порядка -5 В). Коммутируемыецепи оказываются замкнутыми.В режимах невыбора при записи навход 4 или на выход 5 не подается высокий потенциал. При этом на стоктранзистора 1 и соединенную с нимтуннельную область не попадает высокий потенциал либо ввиду того, что закрыт ключевой транзистор 2, либоввиду отсутствия высокого напряженияна выходе 5. Таким образом, записи непроисходит и коммутируемые цепи остаются разомкнутыми,В режиме чтения на вход 8 подается положительное напряжение, большеепорогового напряжения ключевого транзистора 2. Соотношение нагрузочногорезистора 7 и сопротивления устройства, подключаемого к входу 4, должнообеспечивать открывание транзистора2. В этом случае возможна передачасигнала как с выхода 5 на вход 4, таки обратно, с входа 4 на выход 5,Амплитуда сигнала должна бытьбольше порогового напряжения первогоключевого транзистора (порядка +2 В)и меньше напряжения, при котором может начаться стекание заряда с плавающего затвора (порядка +10 В).В режимах записи, стирания и невыбора напряжение на входе 8 несущественно, Для упрощения работы можно наэтом входе оставить потенциал, который подается при чтении.1Предлагаемые элементы памяти могутбыть объединены в матрицу, причем ихуправляющие входы 6 и 8 могут бытьобъединены, Подавая на такую структуру внешние сигналы, можно коммутировать входы и выходы матрицы произвольным образом.формула изобретенияЭлемент памяти, содержащий запоЪминающий МДП-транзистор с плавающим затвором, первый ключевой МДП-транзистор, исток которого соединен со стоком запоминающего МДП-транзистора, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет обеспечения двусторонней передачи сигнала, в элемент памяти введены нагрузочный элемент и второй ключевой МДП-транзистор, исток которого подключен к шине нулевого потенциала, сток - к истоку первого ключевого МДП-транзистора, а затвор соединен с управляющим затвором запоминающего МДП-транзистора и является управляющим входом стирания элемента памяти, затвор первого ключевого МДП-транзистора соединен с истоком запоминающего МДП-транзистора, первым выводом нагрузочного элемента и является входом записи элез 1361629 4мента памяти, второй вывод нагрузоч- сток первого ключевого МДП-транзисного элемента является управляющим тора является выходом элемента павходом считывания элемента памяти, мяти. Режим работы Вход 4 Выход 5 Вход 6 Вход 8 0(+3)-(+5) Составитель Л. Амусьева Техред М.Дидык Редактор В, Петраш Корректор Г, Решетник Заказ 6297/52 Тираж 588ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 СтираниеЗаписьНевыбор 1Невыбор 2Чтение Напряжение, В1 Г 1