Запоминающее устройство с коррекцией информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 10 А ц 9) ЯОп 1) ЗОВ 0 11 С 29/00 м" ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(46) 30.01.84, Бюл, Р 472) Б.К.Конопелько71) Минский радиотехнический институт53) 681.327(088.8)56) 1. Авторское свидетельство СССРР 972590, кл. 0 11 С 11 /00, 1981,2. Авторское свидетельство СССРР 1014042, кл. 0 11 С 11/00, 19 81(прототип ),(54)(57) 1. ЗАПОМИНА)0 ШЕЕ УСТРОЙСТВОС КОРРЕКЦИЕЙ ИНФОРМАЦИИ, содержащеенакопитель, блок кодирования информации, блоки коррекции ошибок, регистры, коммутатор, триггер, блок обнаружения ошибок, формирователь сигналон ошибок, блок суммирования сигналов ошибок, дешифраторы, элементы Ии элемент НЕ, причем выходы блокакодирования информации соединены содними из входов коммутатора, выходыкоторого подключены к информационнымвходам накопителя, адресные входыкоторого соединены с адресными входами первого регистра, один из выходов и вход разрешения считывания которого подключены соответственно кодному из входов и одному из выходовблока обнаружения оюбок, другиевходы которого и один из входов блока суммирования сигналов ошибок соединены с выходами формирователя сигнала ошибок, входы которого подключены к выходам накопителя, входамвторого регистра и одним из входовпервого блока коррекции ошибок, выходы которого соединены с одними извходон второго блока коррекции ошибок, выходы второго блока коррекцииошибок подключены к входам третьегорегистра, другие нходы коммутаторасоединены соответственно с инверсными выходами второго регистра,первыми входами первого и второго. элементов И и выходом триггера,единичный вход которого подключенк выходу элемента НЕ и второмувходу второго элемента И, выход которого соединен с нходом разрешения записи первого регистра, другиевыходы которого подключены к входампервого дешифратора и другим входамблока суммирования сигналов ошибок,выходы которого соединены с входами второго дешифратора, выходы первого и второго дешифраторов подключены соответственно к другим входамвторого и первого блоков коррекцииошибок, второй вход первого элемента И и вход элемента НЕ соединены С другим выходом блока обнаружения ошибок, выход третьего регистра, первый и второй выходы блокакодирования информации являютсясоотнетстненно информационным выходом, информационным и упранляющимвходами устройства, нулевой входтриггера и выход первого элемента Иявляются соответственно.установочным входом и выходом сигналов прерывания устройства, другой выходблока обнаружения ошибок и адресные входы первого регистра являютсясоответственно управляющим выходоми адресными входами устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияустройства, н него введены блок сравнения, блок приоритета и постоянныйнакопитель, выходы которого подключены к информационным входам первогорегистра, а входы - к выходам блокаприоритета, входы которого соединены с выходами блока сравнения, однииз входов которого подключены к прямым выходам второго регистра, а другие входы - к выходам накопителя. 2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок обнаружения ошибок содержит элемент ИЛИ,.сумматор по модулю два, третий ичетвертый элементы И, первые входькоторых объединены и являются Однимиз входов блока, вторые Входы третьего и четвертого элементов И подключены к выходу элемента ИЛИ, а третьиИзобретение относится к области вычислительной техники, в частности к запоминающим устройствам.Известно запоминающее устройство с коррекцией информации, которое содержит накопитель. схемы логики обращения и коррекции одного отказа и одного сбоя элементов памяти или двух отказов элементов памяти и имеет словарную организацию Г 13.Недостатком данного устройства является низкое быстродействие.Наиболее близким к предлагаемому является запоми 1 ающее устройство с коррекцией информации, содержащее первые и вторую Входные шины данных, соединенные с первьыи и вторым входами блока кодирования, выходами соединенного с первыми входами коммутатора, вторые и третий входы коммутатора соединены соответственно 20 с инверсными Выходами регистра кодового слова, выходом триггера и первыми входами первого и второго элементов И, причем счетный Вход триггера соединен с вторым входом 5 второго элемента И и выходом элемента НЕ, установочный вход триггера соединен с шиной установки В нуль, вход элемента НЕ соединен с первым выходом блока определения ошибок, шиной управления и вторым входом первого элемента И, выходы коммутатора соединены с входами накопителя, выходнь 1 ми шинами соединенного с входами регистра кодового слова, блока вычисления синдрома и первыми входами второго блока коррекции ошибок, выходы блока вычисления синдрома соединены с первыми входами блока получения второго признака и первыми входами блока опреде О ления ошибок, второй вход блока определения ошибок соединен с пер,вым выходом регистра хранения признаков, выходами соединенного с вторыми входами блока получения второго приз- нака и входами блока декодирования первого признака, второй выход блока определения ошибок соединен с первым входом регистра хранения признаков, второй вход которого соединен 5 О с шиной адреса и .Вторычя входам накопителя, третий вход регистра ВХОДЫ " К В 1 ХОДу Суммс 1 ТОра ПО МОДЛЮ Два, 11 ХОДЬ КОТОРО с 0 и ВХОДЫ ЭЛЕ-"мента ИЛИ соответственно объедине 1:ыИ я 13 Л ПЮТС 5"уГИМН сХОДаМИ бЛОК с; ВЫХ ОД сМИ К О Т 0 со(1 ГОс НЛ Я Ю т С 5 С ВЫ Х С ПЫтретьеГО и четвертОГО элементов И: хранения признаков сосдинен с вых 1 ДОМ ВТОРОГО ЭЛЕМЕ 1 Тсс И ВЫХОД ПЕр 10го э 1 емента И соединс 1 с шиной пр:,рЫВВНИЯ ВЫХОИЫ блока П 011 устян(я В 10 рого признака соединены с Входамиблока декодирования Второго признс, -ка Выходы блоков декодирования иВОГО и нтОрОГО Гризна(ОВ сОединен 11соответственно с Вторыми входамипервого и второго блоков коррекциошибок, первые входы первого блокакоррекции ошибок соединены с Выходами второго блока коррекции ошибокпервые и второй выходы первого бло ка коррекции ошибок соединены с первыми и вторым входами выходного р"гистра, выходы которого являются .:ыходами устройства 2 1,Недостатком известного устройс 1 -ва является низкое быстродействиеВ РЕЖИМЕ КОРРЕКЦИИ ОДНОКРатНЫХ ОШ 1 -бок из-за необходимости каждый ра:при псявлении ошибок ОпределятьПамяИ ПУТЕМ ПОВТОРНОЙ ЗсПИСИ В Н(копитель скорректированного счита 1 Н 0 Г О СЛ О Б а и П О В Т ОР Н О Г 0 В 1:с( И С Л Е Н И:пРизнака Ошибки Д 11 Я РсэспОз назаниЯее причины произошел сбой или отксзэлемента,ЦСЛЬ ИЗОбРЕТЕНИЯЗОВЬсс:;ЕНИЕбыстродействия устройства,Поставл нная цель достигаетсятем чтО В запОминающее устройств(с коррекцией информации содержащеснакопитель, блок кодирования инфор мапии, блоки коррек(ии Ошибок,.Гистры, коммутатор, триггер, блокобнаружения ошибок, формировательсигналов ошибок, блок суммировани 5сигналов ошибок, дешифраторы, злсементы И и элемент НЕ, причем Выхо.ды блока кодирования 15 формации соединены с Одними из Входов комутато=.ра, Выходы которого подключены кинформсационню Входам накопителя,адресные Входы которого соединеныс адреснюя ьходами первого регистра, один из вь.ходов и вход разрешения считывания которого подключеныСООТВЕТСТВЕННО К ОДНОМУ ИЗ ВХОДОВи одному из выходов блока Обнаружения ошибок, другие Входы которогоИ ОДИН ИЗ ВХОДОВ бЛОКа суммирсваниясиГналОВ Ош(50 к соеДинены с ВыхОДВ. -ми формирователя сигнала ошибок,входы которого подключены к выходамнакопителя, входам второго регистраи одним из входов первого блока коррекции ошибок, выходы которого соединены с одними из входон второгоблока коррекции ошибок, ныходы второго блока коррекции ошибок подключены к входам третьего регистра,другие входы коммутатора соединенысоответственно с иннерсньыи выходами второго регистра, первыми входами первого и второго элементов Ии выходом триггера, единичный входкоторого подключен к выходу элемента НЕ и нторому входу второго 4 5элемента И, выход которого соединенс входом разрешения записи первогорегистра, другие выходы которогоподключены к входам первого дешифратора и другим входам блока суммирования сигналов ошибок, ныходыкоторого соединены с входами второго дешифратора, выходы первого и второго дешифраторов подключены соответственно к другим входам второго ипервого блоков коррекции ошибок, второй вход первого элемента И и входэлемента НЕ соединены с другим выходом блока обнаружения ошибок, выход третьего регистра, первый и второй входы блока кодирования информа- ЗОции являются соответственно информационным выходом, информационным иуправляющим входами устройства, нулевой вход триггера и выход первогоэлемента И являются соответственно 35устацовочным входом и выходом сигналов прерывания устройства, другойвыход блока обнаружения ошибок иадресные входы первого регистра являются соответственно управляющим 4 Овыходом и адресными входами устройст.ва, введены блок сравнения, блокприоритета и постоянный накопительвыходы которого подключены к информационным входам первого регистра,а входы - к выходам блока приоритета, входы которого соединены с выходами блока сравнения, одни извходов которого подключены к прямьщвыходам второго регистра, а другиевходы - к выходам накопителя. Блок обнаружения ошибок содержит элемент ИЛИ, сумматор по модулю два, третий и четвертый элементы И, первые входы которых объединены и являются одним из входов блока, вторые входы третьего и четвертого элементов И подключены к выходу элемента ИЛИ, а третьи входы - к выходу сумматора по модулю дна, входы которого и входы элемента ИЛИ соответственно объединены и являются другими входами блока, выходами которого являются выходы третьего и четвертого элементов И. На Фиг, 1 приведена функциональнся схема предлагаемого устройства; на Фиг. 2 н 3 - функциональные схемы блока обнаружения информации и блока приоритета :оотнетственно.Устройство содержит (Фиг. 1) накопитель 1 с информационными 2 и адреснм 3 входами, коммутатор 4, первый регистр 5 с информационными входами б предназначенный для хранения признаков ошибок, триггер 7 с выходом 8 блок 9 кодирования инФормации, второй регистр 10 с инверсными выходами 11, предназначенный для хранения кодоного слона, первый 12 и второй 13 элементы И, а также элемент НЕ 14. На фиг. 1 обозначены установочный вход 15, управляюший выход 1 б, информационные выходы 17 и вход 18, управляющий вход 19 и выход 20 сигналов прерывания устройства, вход 21 разреше" ния записи и вход 22 разрешения считынания первого регистра, Крометого, устройство содержит блок 23сравнения с одними из входов 24,блок 25 суммирования сигналов ошибокс одними из входов 26 и блок 27 обнарукения ошибок. Позициями 28 и 29обозначены соответственно одни идругие выходы первого регистра. Устройство содержит также первый 30и второй 31 дешифраторы, предназначенные для декодирования первого ивторого признаков ошибок соответственно, формирователь 32 сигналовошибок,. постоянный накопитель 33с входами 34, блок 35 приоритета свходами Зб, первый блок 37 коррекции ошибок с входами 38 и 39, второй блок 40 коррекции ошибок с входами 41 и 42 и выходаи 43 и 44 и третий регистр 45Блок обнаружения ошибок содержит (фиг., 2 ) третий 4 б и четвертый 47эле;:енты И, элемент ИЛИ 48 и сумматор 49 по модулю два.Блок приоритета содержит (ьиг. 31элементы И 50.Предлагаемое устройстно работаетследующим образом.Постоянный накопитель 33 хранитпризнаки единичных ошибок в любомиз разрядов считываемого слова изнакопителя 1,Б режиме записи информации устройство работает обычным образом.Данные, поступающие по входам 18( Фиг. 1 ), дополненные нулевым символом на входе 19, поступают навходы блока 9, который кодирует инФормацию кодом Хемминга с кодовымрасстоянием д = 4 и выдает на своивыходы кодовое слово, которое помещается через коммутатор 4 в накопитель 1 по адресу на входах 3. Приэтом на выходе О триггера / присутствует нулевой сигнал.В рслРме очи 1 ЫВанк 51 ВьХО 3 зе данцые с Выходов накопителя 1 подаются на б,Ок 32 и одновременно цавходы регистра 105 бгока 23 и блока 37. При налитки ошибки ее признак вырабатывается ца выходах 26блока 32.Г 1 ри .ерцоцачазтьном появлении однократной Р - 1 ошибки зычисланныйПРИЗНаК НЕ РПВСЦ НУЛЮ И ИМЕСт НЕЧЕТНЫЙ БЕС, 0 ЧЕМ С 13 ИДЕТЕЛСТ 3 УЕТедицкчныи с.игцал ца 3 тход сумматора 49 ГФиг. 21, При этом регистр 5выРсбаты 13 ает нУ гтеВОЙ си Гнал ца 13 ыХОда 28 л а бЛОК 2 ГшрабатЫБаЕтНа ВЫХОдаХ 16 И 22 НУЛЕВЫЕ СИГзаты,которые эапрещаюг выдачу нулевогоПРИЗНаха Из РЕГКСТ 1 Эсз 5 Ца ВЫХОДт 29И ПЕРЕЗс ИСт; ИНВЕРСНОГО СЛОВа Свыходов 11 рс:гистра 10 Б цакопитель 1, Госког 1 ку триггер 7 остаетСя В Ну;Е 3 ОМ с ОСТОЯНИК . ОДНОВрЕМЕНцо на Выходе 21 элемента И 13 ттстаНсЗВЛИВаСЗТС 5 ЦУЗ 13 ВОЙ СИ 1 НсЛ т 3 ацтат:таззИЙ загись из бзокст 33 :ри:Знакаошибки В ре.-,истр 5, гс.м самым аВыход блока 25 поступает без изменеИя вычисленный блоком 32 признакошибки, ксзто 15 Р дешиФрируется блоком 31 и ц 1 зо Зводкт исп 1 авлецие вблоке 32 первой появившейся отлбки,Испразлеццые инФормационные СКлволы поступают через блок 40 без из-менения ца входы регистра 45. Приэтом поскольку считывас.мое сзОтвсзне кнвертировалось ранее, то навыходе ,3 блока 40 присутствует нулевой сигнал, который оставляет безизменения сигналы с входов 44 регистра 40, Эги сигналы без измененияпоступают на БьХоды 1 Устройства.В случае если В считываемом слоВе еет Ошибки, т,е. Вычисленный блоКОМ 3 2 тРизест к Ошибки Равен нУзцО,на Быходсх элеме ТоВ ИЛИ 4 8 1 Фи Г. 2)и элементов И 46 и 47 блока 27 устаавливаются нулевые скгналы, котОРЫЕ ЗаПРЕ 1 сцвт ЗППИСЬ ИНГЕРСНОГОсл 013 сс с 13 ыходОВреГи стрс 10ФИГ. 1 ) терез коммутатор 4 В накоп тель 1 и ссНт,цз ание при з на ка ошибки из регистрт 5, Тем самым, как кВ ПРЕДытУЩЕМ СЛУЧаа, СЧИтЫВаЕМОЕслово из накопителя 1 поступает через блок: 3 и 40 и регистр 45,навыходы 17 без кзмецения, т.е. пставкльным,В случае когда Б считываемомиз накопктеля " :лоне впервые цояв=ляются т:,ве отибки, на что указываетнулевои сигнал на выходе 28 регистра 5 и .енулевой признак ошибкиНа ВЫХОдаХ 6 бЗСЗКа 32 тО На ВЬтХОде 16 блока 27 появляется единичныйсигнал, Этот сигнал поступает на выход 16 и Указывае . на необходимостьраСстррЕЕия тККЛа СЧЕТЫБаНИЯ, ОДНОБремеццо этот сигнал, проходя через 81 14, УГтНс 1 Ли Бсетт.ер 7 ез единичэе состояние и Гем СсЫМ РаЗРЕШВЕТ ЗаПИСЬ ИНВЕРСНОГО слова с злхотзов 11 регистра 10 внакопитель , затем ПГОиз водится КОТРОЛЬНСЕ СЧРтываНИЕ ИНВЕРСНО Х 3 са Н 1М Э Г О Ст гт 3 сл И С 3 а Г. Н ЕЕ Е 1 О В бло:е 23 с; рямэгм словом, хранимь3 регистре 10, При этом Бозмокць: тРИ Сгздукт. РХ СтзучаЯ.111 вс оРбк. В прямом сз:ове Б:тз - никли из-за отказа и сбоя элемецТ 013алстк 13 То" ГГтчсзс На ОдногбзОка 23ЩЕП 0" с 3 а в:,СМУ ЭСэр 5 ду т ПОЯЬИТСЯедричЫй сигсаз, поскольку отказав Ий ЗЛОМ" Ц Г 1 аМЯ"Л 1 ЗХОТРТСЯ Б О", - ЦО;, И "0;,т 3 СОС-ОЯЦИ НЕ 3 ВБИ СИМО От :ПИС:ЗаСЗлГ Ит)Орыа ИК. ЭтОт СДРтичны сиГнал Оргэсрт сООГВетс " Вующсе слово В ц:погк.:еле 33, Б. с Зтгть а ТЕ тЕ 0 та БХОД 1. 6 рСГИСТ" Оа 5 ПОзтУПИТ 1 тт 5 ЗсЭПР Си ПР; Э Ца К 3 ицкчцок Отибт О:Каза ьттЕГО Заз - 1 ЯДз ОлцовРемеццо, пс;сколь кУ на тыхотдах 26 бло:а 32 г 13 лсутстгз е" це:угсБОЗ -1 т5 К Егц ттч 10"л тШ гИцСЗГЗСНО." СР ЫБПЕ,Ос СтОВС ОттЗИбка и:3 - за с:боя злеее:. Га памяти 1, на Бв хоте 16 блока 27 появкгся р:члевойт 1 На т,Отг 1 Э-тррОХ ля ЧЕрС; З з ттг - мен д 11 В 4, устасвит на Выхоте 2 т зземен тс И ГВ с Ди ичный си е сз( тс к так цсс Г10;0 т 1 зиПерс 7 рр 1 сутст е у - сг еТици зк сигназ ), Этс:т сигнал Рст 31 зс шр:т Зс 1 НГИ пРи э 1 ста епи нич кои ОгтРбКИ ОТКазВгЭГО раэряда КЗ таКС И- теля 33 В рт гксгр 5, 1 Гроеле того,.пос-Ольку В с:итпзаемом и 3 версцом слове сотте 13 кится одна 01 Рбка из-зс-.сбоЯ элемента Гсэзгти цакопитэлЯ 1, то ца Выходе 22 блота 27 сФормиру е с;я нулсзвой сигнал которнй запрс" Зкт гЗЬцаЧУ ПрИЗНаКа ЕДИНИЧНОЙ ОШИГ 1 и 13 1 зе.систРа , ПОзтОМУ на ВыхО- ды блока 2; поступкт без изенецит ПЗК 3 заК От;1 НО 1 НОЙ 0 чтрб КК С 101 ЕтИ рований блоком 32, ко:орый, дезггс 1- рируЯсь,1 ешиФраторОм 3.1 т испразит ошибку В блоке 37, Исравленнье ИНФорМацконцЗЕ СИМБОЛЬ 1, г 1 оступят ЧЕ рез блок 40 без изменения на входы рт тстра 45, При этом посколькуIСЧИТЫБаЕМОЕ СЛОВО ХРаНИтСЯ Р) ЕБЕРТлрзвас;т.тт а ПррстТСТВУЕЗдткй ТзвХОд б 10 кс 0 ЕдицИчьт СИГлаЛ ИЗМЕР 1 ИТ в регистре 45 значения сигналов с Входов 44 ца прОтивополОжные зндчсция. Тсцим образом, произойдет испРс,Пленке ДВУХ о ткбок В хРанимой инФоРмацеск, тзызванных сбоем и отказо л элемеетт 013 паз тяти накопителя 1,Две О 1 рбки В Т 1 рямом слоБт= БОЗ - НИКЛИ ИЗ-За ОтКаЗОВ ЭЛЕМЕНТОВ Пасте, В этом случае при контрольном СтктЫВат;КИ На дВуХ БЫХСГсХ бЛОКа 23, СООТБЮТСТВУЯЩИХ ОТКазаттП 1 с ЭазрядаМ ПОЯВттСЯ СДКЕ 1 ИЧНЫЕ СИГЕ,аЛЫ. ПОСКОЛ:т -10 70610 нака в регистр 5 и выдадут сигнал прерывания на выход 20 устройства указывающий на появление в считываемом слове некорректируемых устройством ошибок.Когда в считываемом из накопителя 1 слове появится две ошибки и на выходе 28 регистра 5 единичный сигнал, указывающий, что в предыдущих тактах работы устройства в регистре 5 зафиксирован признак отказа, то на выходах 26 блока 32 появится ненулевой признак четного веса, а на выходах 16 и 26 блока 27 соответственно нулевой и единичный сигналы, Эти сигналы запретят запись признака единичной ошибки из накопителя 33 и разрешат считывание признака из регистра 5 на выходы 29, Благодаря этому на выходах блока 25 сформируется второй признак одиночной ошибки (не хранимой в регистре 5 ) путем суммирования в блоке 25 признака двойной ошибки с выходов 26 блока 32 с признаком одиночной ошибки из регистра. 5. Тем самым на соответствуюцих выходах 39 дешифратора 31 и выходах 42 цешифратора 30 сформируются единичные сигналы, соответствующие ошибочным разрядами. В блоках 37 и 40 произойдет исправление ошибок в считываемом слове. Если считываемое слово было инвертировано в предыдущих тактах работы устройства, то оно будет проинвертировано вновь в регистре 45 единичным сигналом на входе 43, на этом цикл считывания окончен.Таким образом., нулевой или единичный сигналы на входе 43 регистра 45 указывают на то, каким хранится словд: прямым или инверсным, Для того, чтобы инверсное слово также было кодовым, необходимо, чтобы используемый код содержал слово, состоящее из одних единиц, или чтобы в проверочной матрице кода в приведенном ступенчатом виде все столбцы имели нечетное число единиц. В качестве примера приведены порождающая и проверочная Н матрицы удлиненного кода Хемминга (восемь, четыре) с кодовым расстоянием д = четырем, удовлетворяющие этим требованиям: г 1 О 1 1 0 о 0 1 о г г о 1 О о 0 1 1 1 0 О 1 0 г 1 1.0 0 0 о 1 0 г 1 0 г 1 О 0 0 1 0 0 0 1 1 1 1 О 1 1 0 1 1 1 1 1 1 ку отказавшие элементы памяти находятся в одном и том же состояниинезависимо от записываемой информации. На выходах 34 блока 35 из этихдвух единичных сигналов, поступивших на входы 36, останется только 5один. Этот единичный сигнал опроситсоответствующее слово в накопителе 33, в результате чего на входы б регистра 5 поступит для записи признак единичной ошибки одного 10из отказавших разрядов. Одновременно, поскольку на выходах 26 блока 32присутствует нулевой признак, указывающий на отсутствие ошибок в инверсном считываемом слове (так как ошибки из-за отказов элементов памятив инверсном слове стали совпадатьс записываемой инверсной информацией ), на выходе гб блока 27 появитсянулевой сигнал, который., проходя 20через элемент НЕ 14, установит навыходе 21 элемента И 13 единичныйсигнал (так как на выходе триггера 7 присутствует единичный сигнал),Этот сигнал разрешит запись признака единичной ошибки из накопителя 33 в регистр 5. Кроме того, поскольку в считываемом инверсномслове не содержится ошибок и на выходе 22 блока 27 присутствует нулевой сигнал, запрещающий выдачу признака из регистра 5, то информация,считываемая из накопителя 1, проходит через блоки 37 и 40 без изменения. При этом, так как считываемое словохранится инвертированньм, З 5то на выходе 43 блока 40 присутствует единичный сигнал, который изменитв регистре 45 значения сигналов свходов 44 на противоположные и, таким образом, произойдет исправление 40двух ошибок, вызванных отказамиэлементов памяти.И . Две ошибки в прямом словевозникли из-за сбоев элементов памяти. В этом случае при контрольномсчитывании на выходах 26 блока 32появится нулевой признак четноговеса, в результате чего на выходе 16 блока 27 появится единичныйсигнал, который откроет элемент И 12 50и, проходя через элемент НЕ 14,закроет элемент И 13. В результатена выходах 21 и 20 появятся соответственно нулевой и единичный сигналы, которые запретят запись приз.зе ного омитетаетений и открытийЫРаув:Окая на 3 ак ПодписСР и л/ илиею ПП 1 11 атент р Г,. ужгОрОд: ул Проектная у Состояние крайнего спрара иь:,-,ор-. мационного разряда в слове .,е.четвертого слова по порядку, закодированного с помощью-матрицы Б указывает, прямью или инвер ньлл х 1 аУ нится слово 1 состояние равно нулю слово хранится пряга гл, единщ 1 - ин - версным . Таким образом, предлагаемое устройство выполняет те же функции, что и известное, но, поскол,ку пр:.:128 юув д появлении одиночной о 1 плбки произведи ся только ее коррекция и не прсповторная запись скорректированного считываемого слова и егсконтрольное считывание для определения,. произошел ли отказ или сбой.Лемента памяти. то,быстродействиепредлагаемого устройства в режимекоррекции Однократных овгибок вьпаена один цикл контрольной записи-счи Г10 ты:.анин информации по сравнению си з вес тым