Устройство для коррекции ошибок в блоках памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН ЗВЗ 0 1 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСИОМУ СВИДЕТ И. М. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) В.М.Головков и Рыбин (71) Институт электронных управляющих машин(56) 1. Авторское свидетельство СССР по заявке М 2782255/18-24 кл. 0 11 С 29/00, 1979.2. Патент США Р 4139148, кл. 0 06 Р 11/12, опублик. 1979 (прототип);(54)(57) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ОШИБОК В БЛОКАХ ПАМЯТИ, содержащее йервый регистр, выход которого подключен к первому входу генератора синдромов и первому входу корректора данных, выход которого является выхо дом устройства, второй регистр, выход которого подключен к второму входу генератора синромов, третий вход которого подключен к накопителю синдромов, входы первого и второго регистров являются соответственно входами данных и входами контрольных разрядов устройства, выход генератора синдромов подключен к первомувходу первого дешифратора, второйвход которого подключен к первомувыходу второго дешифратора и первому управляющему входу накопителясиндромов, второй выход второго дешифратора подключен к второму управ.ляющему входу накопителя синдромов,адресные входы которого являютсяадресными входами устройства, выходпервого дешифратора подключен квторому входу корректора данных,о т л и ч а ю щ е е с я тем, что,с целью экономии оборудования иповышения быстродействия, оно содержит третий дешифрат рр выход кото- . Ерого подключен к третьему входу корректора данных, первый и второй входы тре- Щтьего дешифратора подключены соответственно к выходу накопителя С:синдромов и второму выходу второгодешифратора, выход генератора синдромов подключен к информационнымвходам накопителя синдромов и входувторого дешифратора.60 Изобретение относится к вычислительной технике и может бытьиспользовано в запоминающих устройствах электронных вычислительныхмашин.Известно устройство для исправления ошибок в блоках памяти, содержащее формирователь проверочногокода, дешифратор одноразрядныхошибок, блок обнаружения двойныхошибок, формирователи четности, 10сумматоры и элементы И и ИЛИ. Исполь.зонание устройства на выходе блоковпамяти позволяет корректировать одиночную и определять двойную ошибку 1) . 15Недостатком известного устройства является низкая эфФективностьконтроля за счет того, что оно неможет испранлять двойные ошибки,Наиболее близким к изобретениюявляется устройство коррекции двойных ошибок блоков памяти, содержащее первый регистр, выход которогоподключен к первому входу генераторасиндромов и к первому входу корректора данных, выход которого являетсявыходом устройства, второй регистр,выход которого подключен к второмувходу генератора синдромов, третийвход которого подключен к накопителюсиндромов, входы первого и второгорегистров являются соответственновходами данных и входами контрольныхразрядов устройства, выход генераторасиндромов подключен к первому входуперного дешифратора, второй вход 35которого подключен к первому выходувторого дешифратора и к первому управляющему входу накопителя синдромов,адресные входы которого являютсяадресными входами устройства, выхоц 40первого дешифратора подключен квторому входу корректора данных 2.Недостатком данного устройстваявляется его низкое быстродействиекак в случае отсутствия ошибок, таки при коррекции ошибок; вызванноеудлинением цепи обработки даннЫх засчет последовательного включениямультиплексоров, иннерторов ирегистра синдрома, а также последовательным двойным срабатыванием цепикоррекции при наличии двойной ошибкиКроме того, устройство имеет большие аппаратурные затраты, определенные необходимостью мультиплексирования данных, необходимостью коррекциине только данных, но и контрольныхразрядов и наличием ряда инверторовдля согласования по фазе входных ивыходных данных.Цель изобретения - экономияоборудования и повышение быстродействия устройства,Поставленная цель достигаетсятем, что в устройство для коррекции 65 ошибок, в блоках памяти, содержащеепервый регистр, выход которого подключен к первому входу генераторасиндромов и первому входу корректораданных, выход которого являетсявыходом устройства, второй регистр,выход которого подключен к второмувходу генератора синдромов, третийвход которого подключен к накопителюсиндромон, входы первого и второго;регистров являются соответственновходами данных и входами контрольныхразрядов устройства, выход генератора синдромов подключен к первомувходу первого дешифратора, второйвход которого подключен к первомувыходу второго дешифратора и первомууправляющему входу накопителя синдромов, второй выход второго дешифратора подключен к второму управляющему входу накопителя синдромов, адресные входы которого являютсяадресными входами устройства, выходпервого дешифратора подключен к второму нходу корректора данных, дополнительно введен третий дешифратор,выход которого подключен к третьемувходу корректора данных, первый ивторой входы третьего дешифратораподключены соответственно к выходунакопителя синдромов и второму выходувторого дешифратора, выход генераторасиндромов подключен к информационнымвходам накопителя синдромов и входувторого дешифратора.Сущность изобретения заключаетсяв том, что дешифраторы выполнены вниде полупроводниковых постоянныхзапоминающих устройств с идентичнойинформацией,На чертеже представлена Функциональная схема предлагаемого устройства.Устройство состоит из регистра 1для хранения данных, регистра 2 дляконтрольных разрядов, генератора 3синдромов, дешифратора 4 вида ошибки,накопителя 5 синдромов, дешифраторонб и 7, корретора 8 данных.Выход Ош 1 дешифратора 4 ошибки,сигнал на котором соответствует наличию одиночной ошибки, соединен с управляющим входом дешифратора б ис управляющим входом Зп (запись)памяти накопителя синдромов 5.Выход дешифратора Ош 2, сигнал накотором соотнетствует наличию двойной ошибки, соединен с управляющимвходом дешифратора 7 и с управляющимвходом 4, (чтение) накопителя 5 синдромон,Устройство работает следующимобразом.При появлении одиночной ошибкисиндром ошибки поступает с выходовгенератора 3 синдромов на входы накопителя 5 синдромов и записывается в,юР по сигналу Ош 1 с выхода дешифратора4. Сигнал Ош 1 разрешает работу дешифратора 6, и, таким образом,работу дальнейшей цепи коррекцииодиночной ошибки. При этом первая цепькоррекции дешифратора 7 отключена, 5Если со временем в той же самой зонеадресов (зону адресов можно определить, например.,объемом одной микро.схемы памяти с тем, чтобы объем памяти синдромов был на 3-4 порядка меньше объема основной корректируемойпамяти) появляется синдром двойнойошибки, означающий наложение неизвестной ошибки на обнаруженную ранееошибку, то по сигналу Ош 2 с выходадешифратора 4 происходит чтениесодержимого накопителя 5 синдромов,и считанный синдром поступает навходы генератора 3 синдрома, превращая тем самсиндром двойной ошибки 20в синдром одиночной, на выходе дешифратора 4 появляется сигнал Ош 1,при этом сохраняется и появившийсяранее сигнал Ош 2. филиал ППП "Патент",г,Ужгород,ул.Проектная Таким образом, оба дешифратора 6 и 7, соответствующие выходы которых объединены, производят коррекцию даннйх в двух разрядах.Устройство имеет следующие преимущества. Время коррекции одиночной ошибки по сравнению с прототипом уменьшается за счет сокращения трех логических каскадов в цепи коррекции данных. Время коррекции двойной ошиб ки уменьшается фактически вдвое, так как не требуется перезаписи скорректированных один раз данных вновь в регистр данных. По этой же причине в устройстве нет связи с выхода кор-. ректора на вход регистров и, следовательно, нет необходимости в согласующих инверторах, мультиплексорах на выходе регистров, оборудовании для коррекции контрольных разрядов.Дополнительные преимущества приоб ретает устройство при реализации дешифраторов 6 и 7 на микросхемах постоянной памяти, имеющих выход с открытым коллектором.