Запоминающее устройство с коррекцией ошибок

Номер патента: 1075312

Авторы: Дичка, Забуранный, Корнейчук, Орлова, Палкин

ZIP архив

Текст

Изобретение относится к устройствам вычислительной техники и можетнайти применение в цифровых вычислительных машинах четвертого поколения,Известно запоминающее устройство, содержащее два адресных накопигеля, соединенные с блоком декодирования, к которому подключен регистр слова, соединенный с адресными накопителями, а адресные накопители - соответственно с двумя буферными регистрами 1) .Данное устройство обладает низкойустойчивостью к сбоям и отказам запоминающих элементов,Наиболее близким по технической 15сущности к изобретению является запоминающее устройство, содержащеерегистр адреса, соединенный с двумядешифраторами адреса, которые подключены к двум адресным накопителям, 70соединенным с выходным регистром. К,накопителям подключены два основныхрегистра слова, соединенные со схемой равенства кодов, которая черезсхему И подключена к первому основно. 25му регистру слова, и группой схемИЛИ, подключенной к выходному регистру. каждый из основных регистров слова также связан с одним из двух дополнительных регистров слова и с одной из двух схем поразрядной проверки, с которыми соединены и дополни=ельные регистры слова, а схемы поразрядной проверки через группы элементов И подключены к основным регистрам слова. Блок управления связан с регистром адреса, накопителями,основными регистрами слова, схемойИ, дополнительными регистрами слова,группами схем И и выходным регистром 2, 40.Недостатком устройства являетсяего неработоспособность при возникновении отказов запоминающих элемен-:тов В одноименных разрядах ячеек 45накопителей.Целью изобретения является повышение надежности устройства за счетобеспечения его работоспособности привозникновении отказов запоминающихэлементов в одноименных разрядахячеек накопителя,Указанная цель достигается тем,что запоминающее устройство с коррекцией ошибок, содержащее первый ивторой накопители, адресные входы 55которых подключены к выходам регистра адреса, выходы первого и второго накопителей подключены к первымвходам соответственно первого и второго регистров, первые выходы которых подключены к входам соответствуюих накопителей, вторые выходы первого и второго регистров подключенык первым входам соответственно первого и второго блоков сравнения, вторые входы которых подключены к выходам соответственно третьего и четвертого регистров, выходы первогои второго блоков сравнения подключены к первым входам соответственнопервого и второго блоков элементов И, .вторые входы которых подключены ксоответствующим выходам блока управления, выходы первого и второго блоков элементов И подключены к вторымвходам соответственно первого и второго регистров, третьи выходы первого и второго регистров подключены квходам блока элементов ИЛИ, выходкоторого подключен к первому входупятого регистра, второй вход и первый выход пятого регистра являютсясоответственно информационнючи входом и выходом устройства, управляющие входы регистра адреса, накопителей, первого и второго блоковэлементов И и регистров подключенык соответствующим выходам блока управления, содержит третий блок элементов И и элемент ИЛИ, входы которого подключены к выходам третьегоблока элементов И, первый и второйвходы третьего блока элементов Иподключены к выходам соответственнопервого и второго блока сравнения,второй выход пятого регистра подключен к четвертым входам первогои второго регистров, выход элементаИЛИ подключен к пятому входу первогорегистра, входы третьего и четвертого регистров подключены к выходамсоответственно первого и второгонакопителей,На чертеже приведена блоксхема . запоминающего устройства,содержащего регистр 1 адреса, дешифраторы 2 и 3 адреса, накопители4 и 5, регистры б - 9, блоки 10 и 11сравнения, блоки 12-14 элементов И,элемент ИЛИ 15, блок 1 б элементов ИЛИ,регистр 17 и блок 18 управления.В предлагаемом устройстве информация одновременно записывается(считывается) в оба накопителя 4 и 5.Слово, подлежащее записи, находится в выходном регистре 17, Содержимое одноименных ячеек накопителей 4и 5, в которые необходимо записатьинформацию, считывается на регистрыб. Обратный код содержимого регистров б и 7 записывается в те жеячейки накопителей 4 и 5 и считывается обратно на регистры б и 7.Коды с регистров б и 7, а также срегистров 8 и 9 поступают на блоки10 и 11 сравнения, где определяютсяотказавшие разряды, Отказавшими будут разряды, в которых прямой и обратный коды (т,е, содержимое регистров б и 8, а также регистров 7 и 9)совпадают, Блоки сравнения выдаютединичные сигналы на тех выходныхшинах, номера которых соответствуютномерам отказавших разрядов. Сигналы с выходов блоков 10 и 11 поступают на входы блока 14 элементов И, одновременно информация с регистра 17 переписывается в регистры 6 и 7. Блок 14 представляет собой совокупность двухвходовых элементов И, ко входам которых подключены одноименные выходы блоков сравнения. Срабаты ванне элементов И означает, что отказали одноименные запоминающие эле менты ячеек накопителей 4 и 5. Если сработает хотЯ бы один элемент И, то на выходе элемента ИЛИ 15 появится единичный сигнал, но которому содержимое регистра 6 циклически 15 сдвигается на один разряд влево, Если имеют место отказы в разноименных разрядах ячеек (не срабатывает ни один элемент И), то сдвиг содержимого регистра 6 не осуществляется.Затем по сигналу блока 18 управления информация с регистров 6 и 7 записывается в накопители 4 и 5 соответственно по заданному адресу. На этом цикл записи оканчивается.При чтении считанные по запрашиваемому адресу слова подаются на регистры 6-9, В те же ячейки накопителей 4 и 5 производится запись обратных кодов с регистров 6 и 7 и последукщее считывание этих кодов на эти же регистры. Коды с регистров 6 и 7, а также с регистров 8 и 9 поступают на блоки 10 и 11 сравнения, При несовпадении прямого и обратного кодов одноименных разрядов блоки 35 10 и 11 через блоки 12 и 13 элементов И по сигналу от блока 18 формируют разрешающие сигналы соответственно на регистры 6 и 7 на выдачу через блок 16 элементов ИЛИ содержи мого только этих разрядов. Выдача содержимого разрядов регистров 6 к 7 происходит в обратном коде. Если имеют место отказы в одноименных разрядах (т.е. на выходе элемента ИЛИ 15 появляется управлякщий сигнал), то выдача содержимого регистра 6 производится с циклическим сдвигом на один разряд вправо.П р и м е р. Допустим в некоторую ячейку накопителя,5 было записано слово 10011101, а в одноименную ячейку накопителя 4 то же слово, но с циклическим сдвигом на один разряд влево, .т.е. 00111011, поскольку при записи имели место отказы в одноименных разрядах.При считывании информации на регистры 6 и 8 поступает Щ)111111, на регистры 7 и 9 - 1001 ЯО 1,. Происходит запись обратных кодов содержимого регистров 6 и 7 в накопители и последующее их считывание .на этн же регистры. При этом на регистр 6 поступит 9100010 б, а на регистр 7 011(ОЯ 10. Блок 10 сравнения разрешает выдачу в обратном коде - информацию 2-8 разрядов, т.е,011111(точками отмечены. разряды слова,выдача которых блокируется), а блоксравнения 11 - 1,2,3.57,8 разрядов,т.е.100,101В блоке 14 элементов И срабатываетшестой элемент И, поэтому выдача содержимого регистра 6 осуществляетсяс циклическим сдвигом вправо на одинразряд, т,е,1.01111На выходе блока 16 элементов ИЛИ будет код 100011101, который поступает на регистр 17.Изобретение позволяет обеспечить работоспособность запоминающего устройства при появлении ошибки в одноименных разрядах ячеек накопителей, что повышает его надежность.1075312 Составитель С. ц 1 устенкоТехред Т.Маточка Корректор едактор Н. Пушнен Филиал ППП Патентф, г. Уагород, ул. Проектная Закаэ 512/45 Тираа 575 ВНИИПИ Государственного ком по делам иэобретений и от 113035, Москва, Ж, Рауюская

Смотреть

Заявка

3512013, 17.11.1982

КИЕВСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. 50-ЛЕТИЯ ВЕЛИКОЙ ОКТЯБРЬСКОЙ СОЦИАЛИСТИЧЕСКОЙ РЕВОЛЮЦИИ

ДИЧКА ИВАН АНДРЕЕВИЧ, ЗАБУРАННЫЙ АНАТОЛИЙ ГРИГОРЬЕВИЧ, КОРНЕЙЧУК ВИКТОР ИВАНОВИЧ, ОРЛОВА МАРИЯ НИКОЛАЕВНА, ПАЛКИН ВЯЧЕСЛАВ ПАВЛОВИЧ

МПК / Метки

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

Опубликовано: 23.02.1984

Код ссылки

<a href="https://patents.su/4-1075312-zapominayushhee-ustrojjstvo-s-korrekciejj-oshibok.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с коррекцией ошибок</a>

Похожие патенты