Забуранный

Номер патента: 1667071

Опубликовано: 30.07.1991

Авторы: Журавский, Забуранный

МПК: G06F 9/50

Метки: обращениями

...в оперативную память, формируют сигналы ответа, поступающие на соответствующие шины входов 20, Сигналы ответа поступают в селектор 8,на вторые входы которого поступает к 4 конфигурации параллельных обращений из регистра 4, При наличии сигналов ответа от всех контролируемых устройств селектор 8 вырабатывает сигнал высокого уровня, которыйчерез формирователь 15 на ответном выходе 26 устройства формирует общий сигнал ответа низким уровнем. При отсутствии хотя бы одного из сигналов ответа от контролируемых устройств общий сигнал ответа не вырабатывается, что является признаком неработоспособности одного из контролируемых устройств. Нулевая комбинация на регистре 4 конфигурации является запрещенной исоответствует нерабочему состоянию...

Номер патента: 1453405

Опубликовано: 23.01.1989

Авторы: Журавский, Забуранный

МПК: G06F 9/50

Метки: обращениями

...в нулевое состояние.з 1453 О При этом инверсный выход триггера 9 формирует высокий уровень ня входе элемента И-НЕ 4, на другом входе которого действует сигнал запроса об 5 ращения второго канала высоким уровнем. В результате на выходе 19 устройства устанавливается сигнал при= оритета второго канала низким уровнем. Сигналом с единичного выхода .тригге ра 9 блокируется формирование сигнала приоритета первого канала на элементе И-НЕ 1 и осуществляется защелка триггера 9, который может быть установлен в исходное единичное сос тояние только по входу установки в "1". После обработки запроса по второму каналу обслуживаемое устройство вырабатывает синхросигнал ответа низким уровнем, поступающий на вход 20 1 б, Высокий уровень,...

Номер патента: 1251174

Опубликовано: 15.08.1986

Авторы: Журавский, Забуранный, Загребной

МПК: G06F 9/00, G11C 11/406

Метки: динамической, оперативной, памятью

...отрицательный сигнал приоритета регенерации. Сигнал приоритета регенерации поступает на элемент 9 задержки и выход 13 устройства и может быть использован для переключения коммутатора адреса на передачу адреса регенерируемой строки.Через интервал времени, определяемый элементом 9 задержки (необходимый 40 для установления адреса на входах ИМС динамической памяти), одновибратором 10 вырабатывается сигнал приема и занесения адреса строки в ИМС динамической памяти при регенерации. 45После снятия сигнала приема и занесения адреса строки при регенерации одновибратор 11 вырабатывает парафазные сигналы паузы регенерации. Положительный сигнал паузы регенера ции по С-входу устанавливает триггер 24 в нулевое состояние, и тем самым...

Номер патента: 1215134

Опубликовано: 28.02.1986

Авторы: Журавский, Забуранный, Загребной, Мусиенко, Селигей

МПК: G11C 11/34

Метки: динамической, начальной, памяти, установки

...устройством не вырабатываются, так как оно обеспечивает частоту обращения к строкам микросхем памяти, равную периоду регенерации. Пля нормального функционирования некоторых микросхем памяти. необходимо после включения питания произвести многократную записьинформации в ячейки памяти. В предлбженном устройстве это организуется с помощью счетчика 16 циклов, который задает необходимое количество циклов пройнсывания. После заполне" ния счетчика 16 циклов триггер 5 устанавливается в единичное состояние, запрещая работу устройства в режиме начапьной установки, Устройство пере-. водится в рабочий режим. В рабочем режиме на управляющий вход 13 устройства поступает сигнал обращения н1215134 этом на адресных выходах 10 второй группы устройства...

Номер патента: 1188722

Опубликовано: 30.10.1985

Авторы: Забуранный, Загребной

МПК: G06F 1/04

Метки: синхросигналов, формирователь

...к шине запроса 3, элемент И-НЕ 41, входы которого подключены к выходу элемента И-НЕ 40, элемент И-НЕ 42, входы которого соединены с выходом элемента И-НЕ 41, 1 К-триггер 43, Я-вход которого подключен к шине запроса 3, С-вход соединен с выходом элемента И-НЕ 42, на входы 1 и К подается уровень 1, а выходы 1 К-триггера 43 являются выходами генератора тактовых импульсов 6 и соедине 10 15 20 25 30 35 40 45 50 55 ны с вторыми (записи и сдвига) вхс гами регистра 7 памяти и сдвигового регистра 1,КС-цепочку генератора 6 составляют резисторы 44 и 45 и конденсатор 46.Регистр 7 памяти содержит восемь триггеров 47 и 48, выходы 49 - 53 которых подключены к выходным шинам 8. Шина запроса 3 подключена к входам сброса сдвигового регистра 1 и...

Номер патента: 1167659

Опубликовано: 15.07.1985

Авторы: Белалов, Забуранный, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...по 1 единице, Таким образом, количество единиц в кодовой комбинации всегда нечетно. При четном количестве единиц в кодовой комбинации будет иметь место двойная либо большей кратности ошибка. Причем кодовые комбинации выбраны таким образом, чтобы при формировании каждого контрольного разряда участвовали не более восьми информационных разрядов и формирование контрольных разрядов производилось параллельно независимо друг от друга, что позволяет обеспечить максимальное быстродействие при формировании контрольных разрядов.Сформированные контрольные разряды передаются на запись в блок 1 памяти через коммутатор 5 контрольных разрядов при наличии сигнала разрешения от блока 3. По сигналам управления, поступающим от блока 4 управления,...

Номер патента: 1138836

Опубликовано: 07.02.1985

Авторы: Белалов, Дичка, Журавский, Забуранный, Корнейчук, Орлова, Рудаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...адресячейки накопителя 1, при чтении информации из которой имеет место ошибка, в разряды 31 записывается значение синдрома; определяемое блоком 3,в разряд 32 - признак однократнойошибки, в разряд 33 - признак многократной ошибки.Блок 18 управления (фиг. 2) состоит из двухвходового элемента И 34,двухвходового элемента ИЛИ 35, двух-,трехвходовых элементов ИЛИ 36 и 37и двухвходового элемента ИЛИ 38.Выход 14 блока 12 подключен к первому входу элемента ИЛИ 36, выход 15 - к второму входу элемента ИЛИ 36, первому входу элемента ИЛИ 37 и первому входу элемента ИЛИ 38, выход 16 - к первому входу элемента ИЛИ 35, выход 17 - к первому входу элемента И 34. Выход 19элемента ИЛИ 10 соединен с вторымвходом элемента ИЛИ 35 и вторым инверсным входом...

Номер патента: 1126955

Опубликовано: 30.11.1984

Авторы: Журавский, Забуранный

МПК: G06F 9/50

Метки: асинхронное, приоритета

...вход триггера через третийэлемент НЕ соединен = первым входомустройства, первый и второй входыэлемента И-НЕ соединены соответственна с выходом элемента задержки и седин ичным выходом три г гера .На чертеже представлена функциональная схема асинхронного ус грайства приоритета.Асинхронное устройство приоритетасодержит элемент 1 задержки, элеа чтИ-НЕ 2, элементы НЕ 3 и 4 элементИЛИ"НЕ 5. элемент НЕ б, триггер 7,входы 8 и 9 и выходы 10 и 11 устройства,Устройства работает следующим образом.Я исходном состоянии на входах 8 и 9 устройства присутствуют высокие потенциалы Сигнал с входа 8 пере - дается через элемент 1 задержки с инверсией и на первом 10 выходе устройства установлен высокий,;отенниан, чта соответствует отсутствию...

Номер патента: 1120412

Опубликовано: 23.10.1984

Авторы: Белалов, Забуранный, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, контролем

...сое диненного выходом с входом контрольных разрядов выходного регистра данных, соединены соответственно с выходом второго узла формированияконтрольных Разрядв и Выходом контрольных разрядов регистра чтенияданных. Управляющие входы входногои выходного коммутаторов подключенысоответственно к второму и третьемуВыходам узла упраВления памятью50Недостатком известного устройстваявляется необходимость наличия дополнительных.шин интерфейса для передачи контрольньпс разрядов и невоэмакность проверки оборудования без этих 55шин. Кроме того, выбор комбинацииконтрольных разрядов ограничен,областью свободных адресов памяти, не 412 23 11204вход - к четвертому выходу блока управления, выход второго регистра -к управляющему входу, а выходы...

Номер патента: 1108504

Опубликовано: 15.08.1984

Авторы: Журавский, Забуранный, Загребной, Мусиенко

МПК: G11C 7/12

Метки: блоков, памяти, сброса, сигналов, формирователь

...а второй вывод - с входомодновибратора и первым выводом конденсатора, второй вывод которого соединен с шиной нулевого потенциала Г 2 2,Однако этот формирователь не позволяет формировать. сигналы сбросапо включению источника питания снапряжением, превышающим напряжение питания микросхемы, а такжеорганизовывать отладочные режимы, 4что ограничивает его область применения.35 50 55 Цель изобретения - расширение об" ласти применения формирователя за счет обеспечения формирования сигналов сброса в различных режимах работы блоков памяти и при различных напряжениях питания,Поставленная цель достигается тем, что в формирователь сигналов сброса для блоков памяти, содержащий ограничительные и накопительные элементы, причем первый вывод...

Номер патента: 1075312

Опубликовано: 23.02.1984

Авторы: Дичка, Забуранный, Корнейчук, Орлова, Палкин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...первого и второгонакопителей,На чертеже приведена блоксхема . запоминающего устройства,содержащего регистр 1 адреса, дешифраторы 2 и 3 адреса, накопители4 и 5, регистры б - 9, блоки 10 и 11сравнения, блоки 12-14 элементов И,элемент ИЛИ 15, блок 1 б элементов ИЛИ,регистр 17 и блок 18 управления.В предлагаемом устройстве информация одновременно записывается(считывается) в оба накопителя 4 и 5.Слово, подлежащее записи, находится в выходном регистре 17, Содержимое одноименных ячеек накопителей 4и 5, в которые необходимо записатьинформацию, считывается на регистрыб. Обратный код содержимого регистров б и 7 записывается в те жеячейки накопителей 4 и 5 и считывается обратно на регистры б и 7.Коды с регистров б и 7, а также...

Номер патента: 1003089

Опубликовано: 07.03.1983

Авторы: Белалов, Забуранный, Рудаков, Саламатов, Селигей

МПК: G06F 11/16

Метки: памяти, проверки, узлов

...адресу производится запись измененной, по сравнению с предыдущей, информации. Особенностью выпол нения операции записи при взведенном бите блокировки формирования контрольных разрядов является то, что в блок 6 памяти записываются контрольные разряды с выхода регистра 7 выходной информации,.а не то, которые Формируются блоком 4 формирования контрольных разрядов. Это достигаетсй путем переключения входов входного коммутатора 5. Таким образом, в результате выполнения операции записи при взведенном бите блокировки формирования контрольных разрядов в блок 6 памяти в полуцикле записи за- пишется новая информация и регенерируются прежние контрольные разря ды, выбранные из блока 6 памяти вполуцикле чтения. При последующем после записи чтении...

Номер патента: 936035

Опубликовано: 15.06.1982

Авторы: Белалов, Журавский, Забуранный, Мусиенко, Рудаков, Саламатов, Селигей, Харитонов

МПК: G11C 29/00

Метки: запоминающее, резервированное

...данного адреса блок 4, которыйи будет доступен при обращении по заданному математическому адресу, Далее блок 2переводит коммутатор 5 в режим приемастарших разрядов адреса с входа 8 устройства, а накопитель 6 - в режим считыванияинформации, после чего устройство ожидаетзапроса на использование.При обращении к устройству процессор(не показан) выставляет на входе 8 адрес,данные (при операции записи), код опера 5 1 О 15 20 25 30 35 40 45 50 55 4ции и сигнал запроса на обращение. Старшие разряды адреса поступают в блок 2 и через коммутатор 5 - в накопитель 6, При этом по этому адресу происходйт считывание слова из накопителя 6, которое поступает в блок 3. Если хотя бы в одном разряде считанного слова имеется единичная информация и...

Номер патента: 855730

Опубликовано: 15.08.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...блока 6 коррекции, другие входы - с выходами первой схемы 4 сравнения. Выход второй схемы сравнении подключен ко второму входу блока 10 управления.Устройство работает следующим образом.При реализации режима чтения на управляющий вход регистра 2 прямого кода со второго выхода блока 10 управления подается разрешающий сигнал, в результате чего кодовое слово считывается с ячейки накопителя 1 на ре-. гистр 2 прямого кода, с выхода которого оно поступает на блок 6 коррекции, Если в процес. 15 20 25 30 35 40 45 50 55 се чтения ошибки не возникают, то контрольные разряды покажут отсутствие ошибок обэтом свидетельствует сигнал на управляющемвыходе блока 6 коррекции, подключенном кпервому входу блока 10 управления, и блок10 управления выдает...

Номер патента: 841062

Опубликовано: 23.06.1981

Авторы: Дичка, Журавский, Забуранный, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающем, исправленияошибок, кодов, корректирующих, обнаружения, спомощью, устройстве

...содержит накопитель 1, регистр 2, блок 3 декодирования, выход которого является выходом 4 устройства, регистр 5, блок 6 определения отказавших разрядов, схему 7 сравнения, блок 8 коррекции.Устройство работает следуюгцим образом.Пусть для хранения и передачи информации используется корректирующий код с постоянной мощностью, равной 1,т. е. код, исправляющий от 1 до 1 ошибок включительно. При считывании кодового слова с накопителя 1 на регистр 2 производят его декодирование в блоке 3 декодирования. При декодировании определяют значения контрольных разрядов, опрос которых показывает, в каких именно разрядах имеются ошибки. Если опрос контрольных разрядов покажет отсутствие ошибок, то кодовое слово считают безошибочным и выдают на выход 4,...