Буферное запоминающее устройство

(9) ( А 3(59 ц 11 С 9 00 РЕТЕН ЗОБ ЕТЕЛЬСТВ и С,С.Спи ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ Н,АВТОРСКОМУ С(56) 1. Авторское свидетельство СССР Р 750567, кл. 6 11 С 9/00, 1980,2, Авторское свидетельство СССР 9 711631, кл, С 11 С 9/00, 1980 прототип).(54) 57) 1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТ РОйСТВО, содержащее накопители, информационные выходы которых являются информационным выходами устройства, информационные входы накопителей подключены к одним иэ выходов информационного регистра, входы которого являются одними из информационных входов устройства, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности устройст-, ва, оно содержит блоки управления, регистр состояния, элемент ИЛИ, блоки приоритета и дешифратор, входы которого являются другими информа-ционными входами устройства, выходы дешнфратора подключены к первым входам блоков управления, первые выходы блоков управления подключены ко входам первого блока норитета, выходы которого п чены к первым управляющим входамсоответствующих накопителей, вторыеуправляющие входы накопителей подключены ко вторым управляющим выходам соответствующих блоков управления, третьи выходы которых подключены ко входам первой группы регистра состояния, пдрвые управляющиевыходы накопителей подключены ковторым входам соответствующих блоковуправления и ко входам второй группы регистра состояния, вторые управляющие выходы накопителей подключеныко входам третьей группы регистра 1состояния, выходы первой группы которых подключенык.третьим входам соответствующих блоков управления и ко входам элемента ИЛИ, выходы . второй группы регистра состояния подключены к четвертым входам соответствующих рлоков управления, пятые и шестые входы которых объединены и являются соответственно первым и вторым управлянв(ими входами устройства, выходы третьей группы регистра состояния подключены к вхо-. дам второго блока приоритета, выходы которого. подключены к седьмым входам соответствующих блоков управления, восьмые входы, блоков управления подключены.к другим выходам инФормационного регистра и являются другими"информационнымн входами устройства, восьмые входы блоков управления объединены и являются третьим управляющим входом устройства, десятые входы. блоков управления подключены к выходу элемента ИЛИ.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит элементы И, блок сравнения, элемент И-ИЛИ.и регистр, .информационный вход которого подключен к первому входу блока сравнения и является седьмым входом блока управления, выход регистра подключен к второму входу блока сравнения, выход которого подключен к нервым входам первого и второго элементов И, второй и третий входы первого элемента И являются соответственно первым и шестым входами блока управления, второй и третий входы второго элемента И являются соответственно третьим и пятым входами блока управления, выходы первого и второго элементов И являются соответственно вторым и первым выходами блока управления, выход элементе И-ИЛИ подключен к первому управляющему входу регистра1024984 Изобретение относится к вычислительной технике и может быть использовано при построении систембуферной памяти многоканальных измерительных комплексов.Известно буферное запоминающее устройство, содержащее накопители и блоки управлениязаписью и чтением по числу накопителей, которое позволяет обеспечить согласование входного потока с пропускной способностью многомодульного ядра обработки Щ .Однако это устройство обладает ограниченной пропускной способностью из-за возможности потерь измерений, особенно при девиации частоты следования входной информации.Наиболее близким по технической сущности к изобретению является запоминающее устройство, содержащее входной регистр, шифратор, дешифратор и блоки буферной памяти, обращение к которым осуществляется по коду номера источника информации 2 .Однако известное устройство не позволяетперераспределить поток входных данных между блоками буферной памяти и переключаться с одного блока на другой, что приводит к потерям данных как при переполнении блока буферной памятитак и при его, отказе. Все это снижает надежность. и пропускную способность устройства.Целью изобретения является повышение надежности устройства.Поставленная цель достигается тем, что в буферное запоминающее устройство, содержащее накопители, информационные входы которых являются информационным выходами устройства, информационные входы накопителей подключены к одним из выходов информационного регистра, входы которого являются одними из информационным входов устройства, .дополнительно введены блоки управления, регистр состояния, элемент ИЛИ, блоки приоритета и дешифратор, входы которого являются другими,информационными входами устройства, выходы дешифратора подключены к первым входам блоков управления, первые выходы блоков управления подключены. ко входам первого блока приоритета, выходы которого подключены к первым управляющим входам 0 5, 20 35 40 мент И-ИЛИ и регистр, информационныйвход которого подключен к первомувходу блока сравнения и являетсяседьмым входом блока управления,выход регистра подключен к второму 45 входу блока сравнения, выход которогоподключен к первым входам первогои второго элементов И, второй и третий входы первого элементаИ являются,соответственно первым и шестымвходами блока управления, второй и 50 третий входы второго элемента И являются соответственно третьим и пятымвходами блока управления, выходыпервого и второго элементов И являются соответственно вторым и первым 55 выходами блока управления, выход элеи является третьим выходом блока управления, входы элемента И-ИЛИ являются первым, седьмым, девятыми десятым входами блока управления,соответствующих накопителей, вторыеуправляющие входы накопителей подключены ко вторым управляющим выходам соответствующих блоков управ 5 ления, третьи выходы которых подключены ко входам первой группы регистра состояния, первые управляющие выходы накопителей подключеныко вторым входам соответствующихблоков управления и ко входам второй группы регистра состояния, вторые управляющие выходы накопителейподключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены ктретьим входам соответствующихблоков управления и ко входам элемента ИЛИ, выходы второй группырегистра состояния подключены кчетвертым входам соответствующихблоков управления, пятые и шестыевходы которых объединены и являются соответственно первыми н вторыми управляющими входами устройства, выходы третьей группы регистрасостояния подключены к входам второго блока приоритета, выходы которого подключены к седьмым входамсоответствующих блоков управления,восьмые входы блоков управленияподключены к другим выходам информационного регистра и являютсядругими информационными входами устройства, восьмые входы блоков управления объединены и .являются третьим управляющим входом устройства, десятые входы блоков управления подключены к выходу элемента ИЛИ.Кроме того, блок управления содержит элементы Й, блок сравнения, элеУстройство содержит информационный регистр 1, информационные входы2, блоки 3 управления, накопители 154, регистр 5 состояния, элементИЛИ б, блоки 7 и 8 приоритета, дешифратор 9, управлякюие входы 10,.информационные входы 11, управляющиешины синхросигналов - входы 12-14, 2 Оинформационные входы 15 накопителей,управляющие входы 16 и 17 накопителей, информационные выходы, соединенные с информационным выходом 18,устройства, управляющие выходы 19 и20 накопителей.Каждый блок 3 управления содержитрегистр 21, блок 22 сравнения, элементы И 23 и 24 и элемент И-ИЛИ 25управляющие входы 26 и 27 регистра21, а также входы 28 - 34.Каждый разряд регистра 5 состояния содержит два триггера 35 и 36 иуправляющие выходы 37 - 39,Устройство работает следующим образом.35 Можно выделить три режима работыкаждого накопителя 4: "Начальнаязагрузками, "Запись" и "Чтением.Режим Начальная загрузка". В 40исходном состоянии все разряды регистра 5 состояния устанавливаютсяв положение "Готовф и "Свободен" а, ;затем в регистры 21 номера каналазаписывается код номера канала45источника информации, с которым данный накопитель начинает работу. Дляэтого на входе 14 устанавливаетсясигнал "Начальная загрузка",. повходам 10 номера канала передаетсянеобходимый код, а по входу 11. номеранакопителя 4 - код номера накопителя,который должен работать с данным источником. В этом случае элементИ-ИЛИ 25 соответствующего блока 3 формирует сигнал "Разрешение записиф,который подается на вход 27 регистра21 и на выход .28 блока 3. Этот сигналобеспечивает запись кода номера канала, присутствующего на шинах 10,в регистр 21 и устанавливает триггер 6036 соответствующего разряда регистра 5 состояния в единичное положение"Выбран-свободен". После окончаниязагрузки снимается потенциал с шины 14, 65 мента И-ИЛИ подключен к первому управляющему входу регистра и является третьим выходом блока управления, входы элемента И-ИЛИ являются первым, седьмым, девятым и десятым входами блока управления.На фиг. 1 показана структурная схема буферного запоминающего устройства на фиг. 2 и 3 приведены структурные схемы блока управления выбора и регистра состояния соответственно. Режим фЗапись". Входная информация, содержащая номер канала источника и входное сообщение, поступаетна входы 2 и записывается в регистр1, С выходов. регистра 1 номер каналапоступает на входы блоков 22 сравне.,ния всех блоков 3, Одновременно навход 12 подается. синхроснгнал записи,При равенстве кодов блок 12 сравнения соответствующего блока 3 формирует сигнал равенства, которыйвместе с сигналом "Готовф на выходе 38 соответствующего разряда регистра 5 состояния обеспечивает выдачу сигнала на вход 16 управлениязаписью одноименного накопителя 4 свыхода элемента И 23. При этом входное сообщение поступает на входы 15всех блоков 4, но записывается только в выбранный. накопитель 4, Записьданных. в блок 4 продолжается до полного еГо заполнения, после чего блок4 выдает сигнал "Занят" на своемвыходе 20, Этот сигнал устанавливаеттриггер 35 регистра 5 состояния всоответствующем разряде в положение."Занятф и через элемент ИЛИ б поступает на входы элемента И-ИЛИ 25.всех блоков 3 управления. При. наличии сигнала на выходах блока 8 приоритета, что свидетельствует о существовании хотя бы одного свободного накопителя 4, осуществляетсязапись номера канала с выходов регистра 1 в регистр 21 блока 3; соответствующего свободному накопителю 4Одновременно триггер 35 одноименного разряда регистра 5 состояния устанавливается в состояниефВыбран-свободенф, Тем самым блокируется запись в заполненный блок 4 и разрешается запись в один из свободных блоков 4, обладающих высшим приоритетом.Режим "Чтением. Чтение из накопителя 4 осуществляется после егозаполнения, т.е. при установке одноименного разряда регистра 5 состояния в положение фЗанятф, Для этого приемник сообщения выдает на входы 10 код источника, от которого он принимает информацию, и синхросигнал чтения на вход 13.При равенстве кода на входах 10 с кодом регистра 21 блок 22 сравнения выдает сигнал ревенства, который при наличии синхросигнала чтения на входе 13 и сигнала "Занят" на выходе 37 одноименного разряда регистра 5 состояния формирует сигнал на выходе элемента И 24. Так как запись и чтение осуществляется с различными .скоростями, то возможен случай, когда несколько блоков 3 сформируют сигнал разрешения чтения, В этом случае блок 7 приоритета выберет блок,4 с высшим,приоритетом и подаст в него на вход 17 сиг1024984ие. е нал управления чтением. В результате этого данные поступят на выходные шины 18. После чтения из блока 4 буферной памяти последнего слова формируется сигнал фГотов" на выходе 19 этого блока 4 который установит 5 триггеры 35 и 36 одноименного разря-да регистра 5 состояния в положение "Готов" и фСвободенф. Тем садним блокируется чтение иэ данного накопителя.Предлагаемая структура буферного 1 О запоминающего устройства позволяет динамически перераспределять буферную память между источниками в процессе работы, что снижает вероятн 6 сть потерь данных и повышает на дежность системы.,ВДинамическое перераспределение обеспечивает увеличение объема буферной памяти, закрепленной за источником при пиковом возрастании входного потока, и уменьшение этого объема при снижении интенсивности входного потока. Эти особенности увеличивают эффективность использования буферной памяти, позволяют упростить процесс планирования сеанса,работы, так как нет необходимости точно; рассчитывать объем буферной эоны для каждого конкретного источника, а также обеспечивает автоматическое регулирование объема буферной памяти в зависимости от скорости заполнения,1024984 Составитель. В. Гордоноваиппова Техред Л, Пекарь Корректор В. Гири В по Моск лнал ППП "Патент", г. Ужгород, ул. Проектная, 4 едактор Л. Ф аказ 440 б/49 Тираж 594Государствелам изобра, Ж, Р Подписноенного комитета СССРтений и открытийушская наб., д. 4/5