Запоминающее устройство

1023393 СОЮЗ СОВЕТСНИСОЦИАЛИСТИЧЕРЕСПУБЛИН Ш 6 11 С 11 ЕЛЬСТВ ГОСУДАРСТОЕННЫЙ НОМИТЕТ СССРГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ПИСАНИЕ ИЗОБ(71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт(56) 1 Самофалов К.Г., Корнейчук В.ИГородний А.В. Структурно-логическиеметоды повышения надежности запомиаающих устройств. 1976, с.б 5-б 8,рис.22-25,2. Патент США Р 4051354, кл.кл.364-900, опублик. 1977 (прототип)(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее матричный накопитель, группы ключей, дешифраторы и первую программируемую логическую матрицу, причем входы первого и второго дешифраторов являются соответственно адрес-.ными входами устройства, о т л ич а ю щ е е с я тем, что, с цельюповышения надежности устройства, внего введены вторая программируемаялогическая матрица, схема сравнения,коммутаторы, группы пороговых усилителей, измерительные элементы игруппы нагрузочных элементов, выходыкоторых соединены с шиной нулевогопотенциала, причем входы нагрузочных элементов первой группы подключены к адресным выходам строк матричного накопителя, адресные входы строккоторого соединены с выходами первого коммутатора, входы которогоподключены соответственно к выходамключей первой и второй групп, первыевходы ключей первой группы подключенык выходу первого измерительного элемента и входам пороговых усилителей первой группы, первые входы ключей второй. группы соединены с. выходом . второго измерительного элемента и входами пороговых усилителей второй группы, вторые входы одних из.ключей первой и второй групп подключены к выходам первого дешифратора, вторые входы других ключей первой и второй групп соединены соответственно с выходами первой программируемой логической матрицы, входы которой подключены к входам первого дешифратора, первые входы ключей третьей и четвер. той групп соединены соответственно с выходом третьего измерительногоФ элемента и входами пороговых усили телей третьей группы и с выходом чет вертого измерительного элемента и входами пороговых усилителей четвертой группы, вторые входы одних из ключей третьей и четвертой групп подключены к выходам второго дешифратора, а вторые входы других ключейтретьей. и четвертой групп - к вы аы ходам второй программируемой логичес-, кой матрицы, входы которой соединены Ю с входами второго дешифратора, вы- ф) ходы ключей третьей и четвертой групп; подключены к входам второго коммута- М тора, выходы которого соединены с ад- фф ресными входами столбцов матричного у накопителя, адресные выходы столбцов фф которого подключены к входам нагру- ф) зочных элементов второй группы, выходы пороговых усилителей. соединены с одними из входов схемы сравнения, выходы и другой вход которой и вхо- ф 3 фв ды измерительных элементов являются соответственно выходами, входом контрольного кода адреса и входами напряжения выборки устройства.Изобретение относится к вычисли-тельной технике, в частности к эапц минающим устройствам, и может быть использовано в системах дискретной обработки информации с повышенной надежностьюе 5Известно запоминающее устройство, ,в котором применяется метод контроля тракта дешифрации выбранных адресных шин в контрольный код адреса с последующим сравнением с внешним 10 контрольным кодом адреса 11 .Недостатками устройства являются большая избыточность и малое быстродействие, являющиеся следствием сложности шифратора. 15Наиболее близким техническим решением к данному изобретению является запоминающее устройство, содержащее накопитель, состоящий из основных и резервных запоминающих элементов, ключи выборки основных и резервных строк и столбцов, де" шифраторы основных строк и столбцовформирователь запрета выборки основных столбцов, программируемую логическую матрицу, общую шину устройства, входные и выходные шины устройства 21 .Недостатками устройства являются отсутствие контроля. правильности работы адресных цепей и тракта де- ЗО шифрации, усложнение электроники обрамления накопителя и логики ввода-вывода, кррме того, необходимость адресации каждого дефектного запоминающего элемента усложняет 35 структуру ПЛМ и увеличивает ее аппаратурный объем, что снижает надежность запоминающего устройства.Цель изобретения - повышения надежности запоминающего устройства. 40Поставленная цель достигается тем, что в запоминающее устройство, содержащее матричный накопитель, группы ключей, дешифраторы и первую программируемую логическую мат рицу, причем входы первого и второго дешифраторов являются соответственно адресными.:входами устройства, ,введены вторая программируемая логическая матрица,.схема сравнения, коммутаторы, группы пороговых усилителей, измерительные элементы и группы нагрузочных элементов, выходы которых соединены с шиной нулевого потенциала, причем входы нагрузочных элементов первой группы 55 подключены к адресным выходам строк матричного накопителя, адресные входя строк которого соединены с выходами первого коммутатора, входы которого подключены соответственно 60 к выходам ключей первойи второй групп первые входы ключей первой группы подключены к выходу первого измерительного элемента и.входам пороговых усилителей первой группы, первые входы ключей второй группы соединены с выходом второго измерительного элемента и входами пороговых усилителей,второй группы, вторые входы однихиз ключей первой и второй групп,подключены к выходам первого дешифратора,вторые входы других ключей первойи второй групп соединены соответственно с выходами первой программируемойлогической матрицы, входы которойподключены к входам первого дешифратора, первые входы ключей третьейи четвертой групп соединены соответственно с выходом третьего измеритель.ного элемента и входами пороговыхусилителей третьей группы и с выходом четвертого измерительного элемента и входами пороговых усилителейчетвертой группы, вторые входы однихиз ключей третьей и четвертой групп .подключены к выходам второго дешифратора, а вторые входы других ключейтретьей и четвертой групп - к выходамвторой программируемой логической матрицы, входы которой соединены с вхо;дами второго дешифратора,выходы клю;чей третьей и четвертой групп подключены к входам второго коммутатора,выходы которого соединены с адресными входами столбцов матричного накопителя, адресные выходы столбцов которого подключены к входам нагрузочныхэлементов второй группы, выходы пороговых усилителей соединены с однимииз входов схемы сравнения, выходыи другой вход которой и входы измерительных элементов являются соответственно выходами, входом контрольногокода адреса и входами напряжения выборки устройства,На фиг,1 приведена Функциональнаясхема предложенного устройства, нафиг,2 - функциональные схемы наиболеепредпочтительных вариантов выполнения схемы сравнения и групп пороговыхусилителей соответственно. Предложенное запоминающее устройство содержит матричный накопитель 1, состоящий из основных и резервных запоминающих элементов, первую 2 и вторую 3 группы нагрузочных элементов, первый 4 и второй 5 коммутаторы, первую группу ключей Б, предназначенных для выборки строк накопителя, первый измерительный элемент 7, например резистор, первую группу пороговых усилителей 8, первый дешифратор 9, первую программыруемую логическую матрицу 10, вторую группу ключей 11, предназначенных для выборки строк накопителя, второй измерительный элемент 12, например резистор, вторую группу пороговых усилителей 13, третью группу ключей 14, предназначенную:для выборки столбцов накопителя; третий измерительный элемент 15, например, 1 резистор, третью группу пороговых.матрицу 18, четвертую группу ключей19 предназначенных для выборки столбцов накопителя, четвертый измерительный элемент 20, например резистор,четвертую группу пороговых усилителей 21 и схему сравнения 22 с входами23-31. На фиг.1 обозначено, вход контрольного кода адреса 32 устройства,выходы 33 и 34, адресные входы 35 и 10Зб и вход напряжения выборки 37 устройства.Схема 22 сравнения содержит фиг.21первый элемент ИЛИ 38, первый элемент И 39, второй элемент ИЛИ 40, второй элемент И 41, третий элементИЛИ 42, первый .43 и второй 44 сумматоры по модулю два, элемент И-НЕ 45,четвертый 46 и пятый 47 элементы. ИЛЙ.Каждая из групп пороговых усилителейсодержит фиг.З) первый 48 и второй49 пороговые усилители с разными порогами срабатывания,Коммутаторы 4 и 5 могут .быть выполнены на основе коммутирующих элементов, которые могут быть удаленыпутем например, механического разрушения, пережигания лучом лазера и т.н.Программируемые логические матрицы.10 и 18 могут быть выполнены, например, на основе элементов ИЛИ-НЕ и З 0ключей с коммутирующими перемычками,которые могут устраняться механическим способом, пережиганием лучом лазера и т,п.Устройство работает следующим образом.Коррекция постоянных неисправностей.После изготовления устройствапроизводится его контроль и диагности.-40ка с целью обнаружения и локализациивсех неисправностей. В случае обнаружения неисправностей, приводящих кьеправильной работе дешифраторов, неисправностей запоминаюцих элементов. накопителя 1, ключей 6,11,14 и 19фи 1.11.и т.д, производится удалениесоответствующего коммутирующего элемента в коммутаторах 4 и 5 соответствующих строке и,столбцу, в которы".обнаружен дефект, Лдрес дефектнойстроки записывается в матрицу 10,а адрес дефектного столбца - в матрицу 18.,В процессе работы устройства при обращении по адресу, содержащему дефектные элементы в строке 55и столбце накопителя 1, происходитвыборка исправной строки столбцаиз резервных строк и столбцов накопителя 1, При этом дефектные стро-ки и столбцы не выбираются, так как 60цепи их выборки разомкнуты путемудаления соответствующих коммутирующих элементов в коммутаторах 4 и 5.Рассмотрим три режима работыустройства в период эксплуатации: при отсутствии обращения, обращение приотсутствии дефектов в устройстве, обрацение при Наличии дефектов в устройстве, при следукщих условиях.При подаче на входы Зб определен-,ной комбинации кода адреса строкии столбца соответственно формируетсяположительный потенциал на одном извыходов клвчей б и 11 и на одном извыходов ключей 14 и 19., а остальныевыходы имеют нулевой потенциал. Положительные потенциалы с выходов выбранных ключей 6,11,14 и 19 через коммутаторы 4 и 5 подаются на адресныевходы накопителя 1, с которого поадресным шинам передаются на входынагрузочных элементов 2 и 3 соответственно.При подаче на входы 35 кода адреса, содержащего четное число единиц,происходит выборка одной из строкнакопителя 1, подключенных к ключамб (если нечетное, то выбирается одна из строк, подключенных к ключам 1)При подаче на входи 36 кода адреса, содержащего четное число единиц,происходит выборка одного из столбцовнакопителя, подключенных к ключам 14если нечетное, то внбирается столбец, подключенный к ключам 19) .При подаче на входы 35 и 36 кодаадреса, содержацего четное число еди"ниц, на входе 32 Формируется уровеньлогического нуля, при нечетном числеединиц - единичный уровень положительного потенциала.Работа групп пороговых усилителей возможна в трех случаях: приотсутствии обрацения, при выбореодного из ключей 6,11,14 и 19, привыборе более чем одного из ключей6,11,14 и 19,В первом случае при отсутствииобрацения все ключи 6 и 11 ъакригы.При этом все напряжение выборки,подаваемое на вход 37 через измерительный элемент 7, будет приложенок входу усилителей 8. Пороги перво"го 48 и второго 49 (фиг.З) пороговых усилителей 8 выбраны так, чтов этом случае ни один из них не срабатывает и на их выходах будет напряжение, соответствующее уровнюлогического нуля.Во. втором случае при открыванииодного из ключей б от внешнего источника напряжения выборки (нафиг.1 не показано ) по входу 37 черезизмерительный элемент 7, открытыйиз ключей 6, соответствувций коммутирующий элемент коммутатора 4, адресную шину накопителя 1, соответствуюций из нагрузочных элементов 2 иобщую шину нулевого потенциала поте.чет ток. При этом на вход усилителей8 поступает напряжение меньшее, чемв первом случае, на.величину падения напряжения на измерительном эле 1023393менте 7. Происходит срабатйванне первого 48 из усилителей 8, на выходе которого появляется единичный уровень положительного потенциала н второго 49 из усилителей 8, при этом напряжение не срабатывает и 5 на его выходе по-прежнему уровень логического нуля.В третьем случае при открыванииболее чем одного из ключе б (неправильная работа устройства) по входу 10 37 через измерительный элемейт 7, открытый из ключей 6, соответствующие коммутирующие элементы коммутатора 4, адресные шины накопителя 1, соответствующие из нагрузочных эле ментов 2 и шину нулевого потенциала потечет ток больший, чем во втором случае; При этом на входе усилителей 8 будет приложено напряжение меНьшее, чем во втором случае. Происхо- ;р дит срабатывание первого 48 и второго 49 усилителей, на выходах которых появляются единичные уровни положительного потенциала.Работа устройства при отсутствии обрацения.Прн отсутствии обращения и дефектов все ключи б и 11 (Фиг,1) закрыты. При этом все напряжение выборки через измерительные элементы 7 и 12 соответственно поступает на входы усилителей 8 и 13, на выходах которых уста-навливается уровень логического нуля.,Это напряжение подается на соответствующие входы схемы сравнения 22, откуда поступает на входы элемента . З 5 И 39 (фиг.2), элементов ИЛИ 40 и 46 и первый вход сумматора 44. На выходах усилителей 16 и 21 будет уровень логического нуля, который поступает на соответствующие входы схемы срав нения 22, а оттуда на входи элемента И 41, элементов ИЛИ 42, ИЛИ 47 и вто. рой вход сумматора 44. На вход 31 схемы сравнения 22 в этом случае подается контрольный код адреса, соот ветствующий уровню логического нуля. При этом на выходах элементов И 39 и 41, элементов ИЛИ 38, 40 и 42 устанавлйвается уровень логического нуля. На выходе элемента И-НЕ 45 устанавливается единичный уровень положительного потенциала.Работа устройства при обращении и отсутствии дефектов в устройстве.При подаче на входы 35 и 36 определенной кодовой комбинации происходит открывание одного из ключей 6, если код адреса строки содержит четное число единиц, На выходе усилителя 48 (Фиг.З) группы усилителей 8 появляется единичный уровень поло жительного потенциала, а на его выходе 24 - уровень логического нуля. Аналогично при выборке столбца на выходе первопо из усилителей (Фиг.1) появляется единичный уровень положительного потенциала, а на выходе второго усилителя 16 - уровень логического нуля. На выходах усилителей 13и 21 будут уровни логического нуля,которые поступают на соответствующие входы схемы сравнения 22, на выходах 33 и 34 которой будут сформированы в этом случае уровни логическогонуля, сигнализирукицие о правильнойработе устройства и об отсутствиидефектов в устройстве. Если код адре"са строки и столбца содержит нечетное число единиц, положительный потен.циал появляется соответственно на выходе первого из усилителей 13 и навыходе первого из усилителей 21. Навыходах остальных усилителей - уро-гвень логического нуля, При этом иавыходах 33 и 34 будут сформированыуровни логического нуля, сигнализирующие о правильной работе устройства и.об отеутствии дефектных строки столбцов в накопителе 1.Работа устройства при обращениии наличии дефектов в устройстве.При подаче на. входы 35 и 36 определенной кодовой комбинации происходит а) открывание более чем одного из ключей б. При этом на выходах усилителей 8 устанавливаютсяединичные уровни положительногопотенциала, которые поступают навходы схемы сравнения 22. Единичныйуровень с входа 24 через элементыИЛИ 40 и 38 (фиг.2) поступает на выход 33, сигнализируя о неправиль"ной работе устройства. При этом навыходе 34 будет уровень нулевогопотенциала, который сигнализируетоб отсутствии дефектных строк истолбцов в накопителе 1.При открывании более чем одногоиз ключей 11 (фиг.1) на выходх усилителей 13 появляются единичные уровни положительного потенциала. Еди"ничный уровень с выхода второго изусилителей 13 через элементы ИЛИ 40и 38 поступает на выход 33, сигнализируя о неправильной работе устройства. При этом на выходе 34будет уровень нулевого потенциала, сигнализирующий об отсутствии дефектных строк и столбцов внакопителе 1,При открывании одного из ключей 6 и одного из ключей 11 на выходах 23 и 25 усилителей 8 и 13 установится единичный уровень положительного потенциала; а на выходах 24 и 26 усилителей 8 и 13 будет уровень логического нуля. Единичные уровни поступают на первый и второй входы элемента И 39, на выходе которого сФормируется единичный уровень, который через элемент ИЛИ 38 поступает на выход 33, сигнализируя о неправильной работе устройства. На выходе 34 будет уровень логического нуля, сигнализирующий об отсутствии дефектных строк и столбцов в накопителе 1 Работа устройства при не- исправностях,в цепях выборки строк осуществляется аналогично. 5Если при обращении к устройству не произошло .выборки ни.одной строки накопителя 1, то в этом случае на вЫходах усилителей 8 и 13 будут уровни логического нуля, которые поступа ют на входы элемента ИЛИ 46, на выходе которого установится уровень логического нуля. При этом незави- симо от того, какой уровень установится на выходе элемента ИЛИ 47, на выходе элемейта И-НЕ 45 установится уровень логической единицы, сигнали-. зирующий,об отсутствии обращения к строке или столбцу накопителя 1. Лналогично работает устройство и при отсутствии обращения к столбцам и .при отсутствии обращения одновременно к.строкам и столбцам накопителя 1, При этом установка единичного уровня на выходе 34 будет осуществляться по сигналу с выхода элемента ИЛИ 47 при неисправности в цепях выбора. строк и одновременно по выходам элементов. ИЛИ 46 и 47 при неисправностях а.цепях выбора строк и столбцов.Правильность обращения к адресным ЗО шинам строки,и столбца накопителя 1, исправность входных адресных цепей и правильность приема кода адреса осуществляется проверкой на свпадение контрольного кода адреса, по даваемого по входу 32 на второй вход сумматора 43, и признака четности Фактически выбранных строк и столб цов накопителя 1 формирователь сиг-. налов четности условно не ноказан)-. 4 ОПри этом возможны следующие случаи;ЕСли код адреса строки и код адреса столбца содержат четное число единиц,единичные уровни положительного потенциала появляются на выходах 23 и 27 усилителей В и.16. Эти сигналы поступают на входы сумматора 44, на выходе которогоформируется нулевой уровень, поступающий на первый вход сумматора 43, на второй вход кото" рого приходит .нулевой уровень конт рольного кода адреса. На выходе сувиатора 43 будет сформирован уровень ну- . ля - Отсутствие Ошибки.Если код адреса строки и код адреса столбца содержат нечетное число э 5 единиц, на выходах 23 и 27 усилителей 8 и 16 будут уровни логического нуля. На выходе сумматора 44 сформируется также уровень логического нуля. На второй вход сумматора 43 в этом случае приходит нулевой уро" вень со входа 32 и на выходе сумматора 43 Формируется уровень нуля - от" сутствие ошибки.Код адреса строки содержит четное, а код адреса столбца нечетное число единиц. При этом контрольный код адре. са на входе 32 будет иметь уровень логической единицы. На выходе сумматора 44 будет также сформирован единичный уровень, так как на выходе 23 усилителей 8 будет единичный уровеиь а. на выходе 27 усилителей 16 - нулевой. На выходе сумматора 43 будет сформирован нулевой уровень - отсутст. вие ошибки.Код адреса строки содержит нечетное, а код адреса столбца четное число единиц. При этом коитролъный код адреса на входе 32 будет иметь уровень логической единицм. На выходе сумматора .44 будет также сфориирован единичный уровень, а на выхо. де суьиатора 43 нулевой уровень- отсутствие ошибки.При несовпадении признаков контрольного кода адреса на входе 32 и внутреннего признака четности иа выходе 33 схемы сравнения 22 появляется единичный уровень напряжения, сигнализирующий о неправильной работа устронства.Предлагаемое устройство позволяет осуществлять замену дефектных строк и столбцов на резервные в накопителе 1 без снижения быстродействия устройства, производить оперативный контроль исправности и правилъности работы адресных цепей и тракта дешифра-. ции, правильности приема кода адреса, что значительно .поаеааает надежность работы устройства, а также позволяет формировать сигнал на выходе 34 об обращении к дефектньи строкам и столб. цам накопителя 1, который может ййть использован для управления внешним устройством, осуществляющим подключение вместо деФектных строк и,стоабцов накопителя 1 исправныхие заев- него резерва, в случае, если разраных строк и столбцов накопитаая .оказалось недостаточно для уетрамеиия всех дефектов устройства, Оююсвтельная,простота и регулярность. етрЗистуз 9 ры устройства делают его реаяезуееаею методаъж микроэлектроники с поававеинье коэффицциентом выхода годаах авда лий. Технико-экономическое нраимуе щество предложенного устройства за. ключается в его более высокой иайекности по сравнению с прототипом.(гю, г 7,гг). Редакто одписно итета СССРткрытийая наб., д. 4 Патент", г, Ужго иа Составит олощук Техред Оаказ 4221/37 ВНИИПИ Госу по делам 113035, Моск