Логическое запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ВС 1 0 ЕНИЯ:",3 р 1ЕЛЬСТ АВТОРСКОМУ АРСТВЕКНЫЙ КОМИТЕТ СССР ЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИПИСАНИЕ ИЗО 1(21) 3392442/18-24(71) Дагестанский ордена Дружбы народов государственный университетим. В.И. Ленина53) 681.327(088.8)(56) 1, Авторское свидетельство СССР9 780042, кл. 6 11 С 15/00, 1978.2. Авторское свидетельство СССРпо заявке Р 3266386/18-24,кл. 6 11 С 15/00, 1981 (прототип).(54)(57) 1. ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО, содержащее накопители,адресные входы которых подключенык выходам дешифратора адреса, входыкоторого соединены с выходами регистра адреса, регистры числа, группыэлементов И, формирователи сигналовпереноса, первую группу. элементовИЛИ и элементы И, причем информационные входы накопителей подключены к выходам элементов И первой группы, первые входы одних из которыхсоединены с прямыми выходами первого регистра числа, инверсные выходыкоторого подключены к первым входамдругих элементов И первой группы,инверсные выходы накопителей соединены с первыми входами одних из элементов И второй группы, выходы которых подключены к входам. Установки в единицу первого регистра числа, входы установки в ноль которого соединены с выходами других элементов И второй группы,:первые входы которых подключены к прямым выходам накопителей и первым входамформирователей сигналов переноса,вторые входы которых соединены спрямыми выходами второго регистрачисла, вторые входы элементов Ивторой группы подключены к выходамэлементов ИЛ 11 первой группы, входы.ЯО 9 8 А одного из которых соединены с выходами первого, второго и третьего элементов И, а входы другого элемента ИЛИ первой группы - с выходами четвертого, пятого и шестого элементов И, первые входы первого и второго элементов И объединены и являются первым управляющим входом устройства, вторьм управляющим входом которого является первый вход третьего элемента Н, первые входы четвертого и пятого элементов И объединены н являются третьим управляющим входом устройства, четвертым управляющим входом и входом разрешения записи которого являются соответственно первый вход эле- С мента И и вторые входы элементове И первой группы, вторые входы первого и четвертого элементов И подключены к прямому выходу второго регистра числа, инверсный выход которого соединен со вторыми входа,ми второго, третьего, пятого и шестого элементов И, о т л и ч а- пффф ю щ е е с я тем, что, е целью по- р выаения. быстродействия устройства, в него введены формирователи сигвалов заема, вторая группа элемен- ф тов ИЛИ и элементы ИЛИ-НЕ, причем первый и второй входы формирова. Ж телей сигналов заема подключены Ф) соответственно к инверсным выходам накопителей и к прямым выходам вто- Мф рого регистра числа, выходы элементов ИЛИ второй группы и элементов ИЛИ-НЕ соединены соответственно с третьими входами второго и пятого элементов И и с третьими входами пер-,Ффф вого и четвертого элементов И, первые входы элементов ИЛИ второй группы и элементов ИЛИ-НЕ подключены к третьим входам формирователей сигналов переноса, вторые входы элементов ИЛИ второй группы и элементов ИЛИ-ИЕ соединены с третьими входами формирователей сигналов1024988 заема, третий вход каждого формирователя сигналов переноса, кроме первого, подключен к выходу Формирователя сигналов переноса предыдущего разряда, третий вход каждого формирователя сигналов заема, кроме последнего, соединен с выходом формирователя сигналов заема последующего разряда, четвертые входы формирователей сигналов заема и сигналов переноса подключены к третьему входу шестого элемента И и являются пятым управляющим входом ;устройства, пятые входы формирователей сигналов переноса и Формирователей сигналов заема соединены с первым входом шестого элемента И,2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что каждый Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.Известно логическое запоминающееустройство, содержащее накопители,дешифраторы адреса, регистр адреса, первый и второй регистры слова,элементы ИЛИ и группы элементов И 11.Недостатком этого устройства является низкое быстродействие. 30Наиболее близким техническим решением к изобретению является лбгическое запоминающее устройство, содержащее накопители, дешифраторадреса, регистр адреса, первый ивторой регистры числа, группы элементов И и элемент ИЛИ, причем первые входы элементов И первой группы объединены и являются входомразрешения записи устройства, а выходы подключены к информационным входам накопителей, адресные входы которых соединены с выходами дешифратора адреса, входы которогоподключены к выходам РегистРа адре са, вторые входы одних из элементов И первой группы соединены с прямыми выходами первого регистра числа, инверсные выходы накопителей соединены с первыми входами30 одних из элементов И второй группы, выходы которых подключены ко входам установки в единицу первого регистра числа, входы установки в ноль которого соединены с выходами других элементов И второй группы, пер вые входы которых подключены к пря.мым выходам накопителей, вторые входы элементов И второй группы соединены с выходами элементов ИЛИ, формирователь сигналов переноса, , 40 формирователь сигналов заема содер.жит элементы И с седьмого по десятый и элемент ИЛИ, выход которогоподключен к первому входу седьмогоэлемента И, а входы - к выходамвосьмого, девятого и десятого элементов соответственно, причем первые входы девятого и десятогоэлементов И, первый вход восьмого и второй вход девятого элементов И и вторые входы восьмого и десятого элементов И соответственно объединены и являются первым, вторым и третьим входами Формирователя, четвертым и пятым входами и выходом которого являютсясоответственно второй и третийвходы и выход седьмого элемента И. н третью группу элементов И, первые входы которых попарно объединены и являются одним из управляющих входов устройства, другим управ. -ляющим входом которого являетсяпервый вход формирователя сигналовпереноса, второй вход которого подключен к пряьым выходам накопителей,а третий вход - к прямому выходувторого регистра числа и вторымвходам первого и четвертого элементов И третьей группы, вторые .входывторого, третьего, пятого и шестого элементов И третьей группы сое-динены с инверсным выходом второгорегистра числа, первые, вторые итретьи входы элементов ИЛИ подключены соответственно к выходам элементов И третьей группы, четвертыйвход формирователя сигналов переноса соединен с третьими входамивторого и пятого элементов И третьейгруппы и является прямым разряднымвходом устройства, третьи входыпервого и четвертого элементов Итретьей группы объединены и являются инверсным разрядным входомустройства, .прямым и инверсным выходами которого являются соответственно первый и второй выходы формирователя сигналов переноса, причемформирователь сигналов переносасодержит элементы И, элемент И-НЕи элемент ИЛИ, выход которого сое-динен с первыми входами первогоэлемента И и элемента И-НЕ, входыэлемента ИЛИ подключены к выходамвторого, третьего и четвертого элементов И, вторые входы первого элемента И и элемента И-НЕ объединеныи явля:отся первым входом Формирователя, а выходы - соответственно первым н вторым выходами формирователя, первые входы третьего и четвер- того элементов И объединены и являются вторым входом формирователя, . первый вход второго элемента И и второй вход третьего элемента И объединены и являются третьим входом формирователя, четвертым входом которого являются объединенные вторые входы второго,и четвертого элементов И 2 .Недостаток известного устройства заключается в том, что для выполнения операции фВычитание" .требуется вычитаемое преобразовать в допол нительный код,. за счет чего снижается быстродействие устройства.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается 2 О тем, что в логическое запоминающее устройство, содержащее накопители, адресные входы которых подключенывыходам дешнфратора адреса, входы которого соединены с выходами рЕгистра адреса, регистры числа, группы элементов И, формирователи сигналов переноса., первуюгруппу элементов ИЛИ и элементы И, причем информационные входы накопителей подключены к. выходам элементов И первой группы, первые входы одних из которых соединены с прямыми выходами первого регистра числа, инверсные. выходы которого подключены к первым входам других элементовИ первой группы, инверсные выходы накопителей соединены с первыми входами одних из элементов И второй группы, выходы которых подключены ко входам установки в единицу пер вого регистра числа, входы установки в ноль которого соединены с выходами других элементов И второй группы, первые входы которых подключены к прямым выходам накопите лей и первым входам формирователей сигналов переноса, втбрые входы которых соединены с прямыми выходами второго. регистра числа, вторые входы элементов И второй группы под" 50 ключены к вйходам элементов ИЛИ первой группы, входы одного из которых соединены с выходами. первого, второго и третьего элементов И, а входы другого элемента ИЛИ первой группы - с выходами четвертого, пятого и шестого элементов И, первые входы первого и второго элементов И объединены и являются первым управляющим входом устройства, вторым управляющим входом которого является первый вход третьего элемента И, первые входы четвертого и пятого элементов И объединены и являются третьим управляющим входом устройства, четвертым управляющим вхо дом н входом разрешения записи которого являются соответственно первый вход элемента И и вторые входы элементов И первой группы, вторые входы первого и четвертого элементов И подключены к прямому выходу второго регистра числа, инверсный выход которого соединен со вторыми входамн второго, третьего, пятого 1и шестого элементов И, введены формирователи сигналов заема, вторая группа элементов ИЛИ и элементы ИЛИ-НЕ, причем первый и второй входы формирователейсигналов заема подключены соответственно к инверсным выходам накопителей и к прямым выходам. второго регистра числа, выходы элементов ИЛИ второй группы и элементов ИЛИ-НЕ соединены соответственно с третьими входами второго и пятого элементов И и с третьими входами первого и четвертого элементов И, первые входы элементов ИЛИ второй группы и элементов ИЛИ-НЕ подключены к третьим входам Формирователей сигналов переноса, вторые входы элементов ИЛИ второй группы и элементов ИЛИ-НЕ соединены с третьими входами Формирователей сигналов заема, третий вход каждого Формирователя сигналов переноса, кроме первого, подключен к выходу формирователя сигналов переноса предыдущего разряда, третий вход каждого Формирователя сигналов заема, кроме последнего, соединен с выходом Формирователя сигналов заема последующего разряда, четвертые входы формирователей сигналов заема и сигналов переноса подключены к третьему входу шестого элемента И.и являются пятым управляющим входом устройства, пятые входы формирователей сигналов переноса и фор" мирователей сигналов заема соединены с первым входом шестого элемента И.Кроме того, каждый Фррмирователь сигналов заема содержит. элементы И с седьмого по десятый и элемент . ИЛИ, выход которого подключен к первому входу седьмого элемента И, а входы - к выходам восьмого, девятого и десятого элементов И соответст-, венно, причем первые входы девятого и десятого элементов И, первый вход восьмого и второй вход девятого элементов И и вторые входы восьмого и десятого элементов И соответственно объединены и являются первьвч, вторым и третьим входами формирователя, четвертым и пятым входами.и выходом которого являются соответственно второй и третий входы и выход седьмого элемента И.На чертеже изображена функциональная схема разрядного сечения предложенного устройства.1024988 ль Т. ЗайцеваПекарь Корректор В Состави Техред Л няк ушненк Редакт ака 113,филИал ППП "Патент", г. Ужгород, ул, Проектная, 4 06/49 Тираж 594НИИПИ Государственного комитпо делам изобретений и о35, Москва, Ж, Рауюская н Подписноета.СССРкрытийб д 4/5