Устройство для контроля памяти

.Д.Жучвтдел ГОСУДАРСТВЕННЫЙ НОМИТЕ ГО ДЕЛАМ ИЗОБРЕТЕНИЙ И О ОПИСАНИЕ ИЗ Н АВТОРСКОМУ СОЙДЕТ(56) 1. Авторское свидетельство СССР 9 744736, кл. С 11 С 29/00, 1978,2. Авторское свидетельство СССР 9 744734, кл. 6 11 С 29/00, 1978 " (прототип).(54).(57) УСТРОИСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ; содержащее формирователи адресных и разрядных токов, коммутатор, нагрузочные элементы, дискри минатор, блок индикации, первый элемент Й, первый триггер и формирователь управляющих сигналов, причем первый вход коммутатора подключен к выходам формирователей адресных и разрядных токов, входы которых, второй вход коммутатора и первые входы первого триггера и первого элемента.И являются одними иэ входов устройства, а первый выход коммута" тора и выход блока индикации являются выходами устройства, третий вход и второй и третий выходы коммутатора подключены соответственно к одному иэ выходов нагрузочных элементов, к первому входу дискриминатора и к первому входу блока индикации, выход дискриминатора соединен с входом формирователя управляющих сигналов, выход первого элемента И подключен к второму входу первого триггера, о т л и ч а ю ш е е с я тем, что, с целью повыщения надежности и быст",.801023397 А родействия устройства, в него введены;генератор контрольных сигналов, второй и третий триггеры, группа дискриминаторов, делитель напряжения, ключи, второй элемент И, элемент НЕ и группа формирователей управляющих сигналов, входы которых соединены с выходами дискриминаторов группы, входы которых подключены соответственно к другим выходам нагрузочных элементов и к одним из выходов делителя напряжения, другой выход которого соединен с вторым входом дискриминатора, вход и выход первого ключа соединены соответственно с выходом первого триггера и с входом нагрузочных элементов, входэлемента НЕ подключен к выходу формирователя управляющих сигналов, а выход - к второму входу первого элемента И и Первому. входу втОрого.триг.гера, выход которого соединен с первым входом второго элемента И и вто- фрым входом блока индикации, третий вход которого подключен к одним из выходов формирователей управляющих сигналов группы, другие выходы которых соединены с первым входом третье го триггера, выход которого подклю" чен к входу второго ключа, выход которого соединен с входом генера тора контрольных сигналов, выход которого подключен к четвертому входу коммутатора, пятый вход которого Соединен с выходом второго элемента И, второй вход которого, вторые входы орого и третьего триггеров и входителя напряжения являются другими входами устройства.Изобретение относится к вычислительной технике и может:. быть использовано для контроля и испытаний накопителей запоминающих устройств 13 у).Известно устройство для контроля памятисодержащее триггер, элемент И,блок сравнения, регистр числа, блокпуска-останова, блок управления,которые связаны между собой кодовойшиной 1 .Недостатками этого устройстваявляются низкие быстродействие и надежность,Наиболее близким к предлагаемомуявляется устройство для контроля па 10 5 мяти, содержащее регистры числа, схему сравнения, счетчик адресов, пульт управления, блок управления, соединенный с блоком Формирования тестовых сигналов, амплитудный дискриминатор, блоки анализа сигналов ф 1 ф и "0", элементы И.и триггеры Я .Недостатками известного устройства являются низкие надежность и быстродействие, так как в нем не предус"мотрен оперативный анализ причинсбоя, который может возникнуть из-за отказа формирователей адресных или разрядных токов, а также из-за обрыва адресных или разрядных шин, и анализ причин сбоя необходимо проводить Зо с помощью дополнительных исследований.Цель изобретения ; повышение надежности и быстродействия устройства. :35 Поставленная цель достигается тем,криминатора соединен с входом фор" мирователя управляющих сигналов, выход первого элемента И подключен квторому входу первого триггера, введены генератор контрольных сигналов,второй и третий триггеры, группадискриминаторов, делитель напряжения, ключи второй элемент И, элемент НЕ и группа формирователей что в устройство для контроля памятй, содержащее формирователи адресных и разрядных токов, коммутатор,нагруэочные элементы, дискриминатор, ,щблок индикации, первый элЕмент И,первый триггер и формирователь управляющих сигналов, причем первыйвход коммутатора подключен к выходам формирователей адресных и разрядных токов, входы которых, второй.вход коммутатора и первые входы первого триггера и первого элемента Иявляются одними из входов устройства, а первый выход коммутатора .в выход блока индикации являются выхода- фми устройства, третий вход в второйи третий выходы коммутатора подключены соответственно к одному из выходов нагрузочных элементов, к первому входу дискриминатора в к первому входу блока индикации, выход дисуправляющих сигналов, входы которйхсоединены с выходами дискриминаторов группы, входы которых подключены соответственно к другим выходамнагрузочных элементов и к одним,извыходов делителя напряжения, другойвыход которого соединен с вторымвходом дискриминатора, вход и выход первого ключа соединены соответственно с выходом первого триггераи с входом нагрузочных элементов,вход элемента НЕ подключен к выходуФормирователя управляющих сигналов,а выход - к .второму входу первогоэлемента И и первому входу второготриггера, выход которого соединен спервым входом второго элемента И ивторым входом блока индикации, третий вход которого подключен к однимиз выходов формирователей управляющих сигналов группы, другие выходыкоторых соединены с первым входомтретьего триггера, выход которогоподключен к входу второго ключа,выход которого соединен с входом генератора контрольных сигналов, выход которого подключен к четвертому входу коммутатора, пятый входкоторого соединен с выходом второгоэлемента И, второй вход которого,вторые входы второго и третьеготриггеров и вход делителя напряжения являются другими входами устрой"ства.На чертеже представлена функциональная схема предложенного устрой"ства,Устройство содержит коммутатор 1,формирователи 2 адресных и разрядныхтоков (на чертеже обозначены входы 3устройства), нагрузочвые элементы 4,первый элемент И 5, генератор .б контрольных сигналов (7 впервый выходкоммутатора),дискрвмиватор 6, блок 9индикации, первый триггер 10, элемент НЕ 11, второй элемент И 12, второй триггер 13, первый ключ 14, группу дискриминаторов 15, делитель 1 бнапряжения, формирователь 17 управляющих сигналов, группу формирователей 18 управляющих сигналов, третий триггер 19 и второй ключ 2021 - другой выход;устройства).Устройство работает следующимобразом.При контроле или испытании накопителей запоминающих устройств в режиме считывания по входам 3 поступает управляющий сигнал на вход элемента И 5, на другой вход которогопроходит разрешающий сигнал с элемента НЕ 11, Выходной сигнал с элемента И 5 поступает на вход тригге- .ра 10, который устанавливаетсяв то состояние, при котором черезключ 14 подключаются нагрузочные элементы 4 к коююутатору 1. Одновременно по сигналу, поступившему по одно4221/37 Тираж 594 ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж"35, Раа комите откры ская нП ",Ла нт , г. Уж лиа л, Проектна му иэ входов 3, запускаются Формирователи 23 а счет этого проверяется очередной запоминаннеий элемент контролируемого накопителя, выходной сигнал с которого поступает через входы 3 и коммутатор. 1 на дискриминатор 8, Уровень дискриминации в зависимости от проверяемого накопителя определяется напряжением, поданным на делитель 16 с входов 3,Если иа выходе дискриминатора -8 10 и Формироватля 17 появляется разрешающий сигнал, то сигнал с выхода элемента НЕ 11 переключает триггер 13 в такое состояние, при.котором сигнал с одного из входов 3 проходит через . 15 элемент И 12, в результате чего коммутатор 1 подключает другой контро лируемый запоминающий элемент.Если на выходе дискриминатора 8 и формирователя 17 сигналы отсутст О вуют, то элемент НЕ 11 разрешает . прохождение сигнала с входов 3 черезэлемент И 5, в результате чего переключается триггер 10 в состояние,. при котором ключ 14 подключает выходы нагрузочных элементов 4 к входам дискриминаторов 15. Прн этом сигна-. лы с выходов формирователей 18 посту. пают на блок 9, в котором фиксируется отсутствие управляющего тока в какой-либо из обмоток проверяемого запоминающего элемента, т.е. индицируется его дефект. Для оп 1 ределения причины дефекта проверяемого запоминающего элемента запускается Генератор 6 сигналом, поступающим со входов 3 на: триггер. 19 и затем через ключ 20 на вход генератора 6. Сигналы с выхода генератора 6 позволяют определить, что является причиной дефекта; обрыв управляюшей вины проверяемого запоминающего элемента нли выход иэ строя какого-либо Иэ Формирователей 2.Технико-экономическое преимущест-. во предложенного устройства заключается в более высоких надежности и быстродействии по сравнению с про-. тотипом,