Запоминающее устройство с автономным контролем

(19) (И) 6 1 С 29/00 е ИА ИЗОБРЕТЕИДЕТЕЛЬСТВ У ОПИСАН НИЯ 21) 32840522) 29,04,8 2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ(71) Московский ордена Ленина и орде"на Октябрьской Революции энергети ческий институт(54 )(57 ) ЗАПОИИНАЮЦЕЕ УСТРОЙСТВО САВТОНОИНЫИ КОНТРОЛЕЙ; содержащееблоки памяти, входные и выходныеформирователи четности, схемусравнения, одни входы которой подключены к выходам выходных формирователей четности, другие соединеныс контрольными выходами блоков памяти, контрольные входы которыхподключены к выходам входных формирователей четности, одни из входов которых и информационные входыблоков памяти объединены.и являютсяинформационными входами устройства, информационными выходами которого являются информационные выходы блоков памяти, соединенные содними из входов выходных формирователей четности, о т л и ч а ю.щ е е с я тем, что, с целью упрощения устройства, в него введены группы элементов И, ИЛИ и ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ и ИЛИ и адни из входов элементов И первых групп соединены с информационными входами устройства, другие входы входных формирователей четности подключены соответственно к выходам элементов ИЛИ-НЕ первой группы и элементов ИЛИ втором группы, входы которых соединены соответственно с выходами элементов ИЛИ-НЕ первой группы и элементов И первой группы, другие входы которых соединены с вы- . а ходами элементов ИЛИ первой группы, входы элементов ИЛИ третьей групры : и элементов ИЛИ-НЕ второй группы и одни из входов элементов И второй группы соединены с информационными выходами устройства, входы элементов ИЛИ четвертой группы подключены соответственно к выходам элементов ИЛИ-НЕ второй группы и элементов И второй грудпы, другие входы которых соединены с выходами элеМентов ИЛИ третьей группЫ, другие входы выходных .форьирователей четности под-ключены соответственно к выходам элементов ИЛИ-НЕ второй группы и эле.ментов ИЛИ четвертой группы.Изобретение относится к запоминающим устройствам и может быть использовано в запоминающем устройстве с обнаружением пакетных ошибок,Известно запоминающее устройствос автономным контролем, которое содержит блоки памяти, формирователиконтрольных разрядов кода Хэмминга,формирователи проверочного слова, де 10шифратор одноразрядных ошибок 1,Недостатком этого устройства является невозможность обнаружения па,кетных ошибок, которые могут возникнуть при отказе многоразрядныхпанелей памяти, а также зависимостьколичества проверочных разрядов отколичества информационных разрядов,Наиболее близким к предлагаемомуявляется запоминающее устройство, сос.тоящее из И четырехразрядных модулейпамяти, блок обнаружения ошибок, сосстоящее из 4 схем контроля по четности, и обнаруживающее все ошибкипри отказе модуля памяти, т.е. до Мразрядов, В блоке обнаружения ошибок25легко получается сигнал общей четности 1 21.Недостатком известного устройства является большая ее избыточность в проверочных разрядах, а имен- З 0но необходимо иметь количество проверочных разрядов, равное возможной кратности ошибок, что усложняет устройство.Цель изобретения - упрощение устройства за счет уменьшения количества проверочных разрядов, необходимыхдля обнаружения многоразрядных ошибок.Указанная цель достигается тем,что в запоминающее устройство с авто" 40номнцм контролем, содержащее блокипамяти, входные и выходные формирователи четности, схему сравнения,одни входы которой подключены к выходам выходных формирователей четности, другие соединены с контрольными выходами блоков памяти, контрольные входы которых подключены к выходам входных, формирователей четности, одни из входов которых и информационные входы блоков памяти объединены и являются информационнымивходами устройства, информационнымивыходами которого являются информационные выходы блоков памяти, соединенные с одними из входов выходныхформирователей четности, введеныгруппы элементов И, ИЛИ и ИЛИ-НЕ,причем входы элементов ИЛИ-НЕ, ИЛИ и од" ни иэ входов элементов И первых группсоединены с информационными входамиустройства, другие входы входных формироеателей четности подключены соот-ветственно к выходам элементов ИЛИ-НЕпервой группы и элементов ИЛИ второйгруппы, входы которых соединены соответственно с выходами элементов ИЛИ-НЕпервой группы и элементов И первойгруппы, другие входы которых соединены с выходами элементов ИЛИ первойгруппы, входы элементов ИЛИ третьейгруппы и элементов ИЛИ-НЕ второй группыи одни иэ входов элементов И второйгруппы соединены с информационными выходами устройства, входы элементов ИЛИчетвертой группы подключены соответ-,ственно к выходам элементов ИЛИ-НЕвторой группы и элементов И второйгруппы, другие входы которых соединены с выходами элементов ИЛИ третьей группы, другие входы выходных формирователей четности подключены соответственно к выходам элементов ИЛИ-НЕвторой группы и элементов ИЛИ четвертой группы.На фиг, 1 изображена структурнаясхема запоминающего устройства с ае"тономным контролем; на фиг, 2 - схема процесса Формирования провврочных разрядов,Устройство содержит (фиг, 1) И четырехразрядных блоков 1 памяти, информационные входы которых являютсяинформационными входами 2 устройства,входные формирователи 3 четности, первые группы элементов ИЛИ-НЕ 4, И 5и ИЛИ 6, вторую группу элементовИЛИ 7. Информационные выходы блоков 1памяти являются информационными выходами 8 устройства. Устройство такжесодержит выходные формирователи 9четности, вторые группы элементовИЛИ-НЕ 10 и И 11, третью и четвертуюгруппы элементов ИЛИ 12 и 13, схему14 сравнения.Устройство работает следующим образом,По входам 2 на И четырехразрядных блоков 1 памяти поступает двоичный код числа, подлежащего записи вочередном цикле записи. Поскольку запоминающее устройство с автономным контролем предназначено для хранения кодов чисел в четырехразрядныхблоках памяти, из которых набирается слово требуемой разрядности, то необходимо сформировать код, позволяющий обнаруживать все ошибки в преде4 1022223 3лах 4 разрядов, для чего формируются значения 3 проверочных разрядов К 1 К 2, К 3 (фиг, 2) следующим образом.Н-матрица кода, используемого в поототипе, имеет вид Н= 1000 . 1000 1000 0100 0100000 0010 000 000 0001 0001 0001 1000 0100 0010 0001 К. =,7. а"ло ло ч 0) ч 5 Ч(Ь чО мс 3 ЧО аОДЙ,где а , а., а , як -значения первого, второго, третьего и четвертого информационных разрядов в каждой группе иэ И четырехразрядных1 2 И К 1 К 2 К 3,К 4 - про- верочные разрядыЭта матрица преобразуется к виду1010 10101010 1 О Н= 0101 0101 . 0101 01 20 1 2 И К 1,К 2проверочные разрядыС помощью этой Н-матрицы можно обнаруживать все нечетные ошибки и часть четных ошибок, однако обнаруживающая способность ее гораздо хуже., чем у прототипа. Поэтому, чтобы повысить обнаруживающую способность, используем третий проверочный разряд и определяем значения 3 проверочных разрядов, исходя из выраженийк сеа" ео" е (ача ча" ча )мода 13 1 2 Ъ 4 к =УаЕсР ачо о чо)мод 2групп.Элементы ИЛИ 6 и 12 вырабатывают признак а ч а, Элементы И 5 и 11 вырабатывают признак в л а" л (арче+). Элементы ИЛИ-Н 4 и 10 вырабатывают признак ача" ча чу, Элементы на /ч 3 Р.5 лицу алб" л(а ч а" )ча ф ч аа ч а) . Входг ные 3 и выходные 9 формирователи четности вырабатывают признаки четности согласно выражениям для К 1, К 2 и К 3, приведенным выше . При записи значения полученных 3 проверочных разрядов записываются в контрольные разряды блоков 1 памяти, а при считывании они сравниваются а схеме 14 сравнения со значениями, полученными при считывании .Технико-экономическое преимущество предлагаемого устройства перед про тотипом заключается в том, что устра-нение одного проверочного разряда позвопяет сократить аппаратурные затраты, т,е, существенно упростить устройствоо.1022223 В. Рудако Редакто Квятковее ер Подп П "Патен Уж Заказ 404/44 ВНИИПИ Государст по делам иизо 113035, Иовква, Составитель Техред И.Те Ф 4 ВИЬ Тираж 594 нного комит етений и от 35, Раущска