Устройство для коррекции адресных сигналов в памяти последовательного действия

, 10 а 55 С 11 0 ЕТЕНИ ЛЬСТВУ другой вход которой выходу регистра адреса,второму входу блока упт л и ч а ю щ е е с я целью. упрощения устрой- введены элемент НЕ, и логический блок, приемента НЕ и первый вход соединены с выходом итывания, второй вход подключен к выходу элевыход - к вторым входам еса и счетчика тактовых третьему входу первого ля, входы первой схемы единены соответственно с тчиков адреса и тактов, второй и третий входи подключены к выходам ля, второй выход подклю из входов логического й вход которого соединен ыходов блока управле-с третьим входом бло- я.Е,Гласк 2. Устройство по чающееся те кий блок содержит по соединенные дополнит НЕ, триггер и элемен рого является ьыходо входов которого явля входов элемента И, блока явлвется объе полнительнго элеме из входов триггера,л е САю зЯ,", (:С ОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЮ ОПИОАНИЕ ИЗК АВТОРСКОМУ СВИДЕ(56) 1. Иигин А.Г Дерюгин А.АЦифровые вычислительные машины. М.,фЭнергия", 1975, с. 355,2. Авторское свидетельство СССРР 903989, кл. С 11 С 29/00, 1980(54)(57) 1, УСТРОЙСТВО ДЛЯ КОРРЕКЦИИАДРЕСНЫХ СИГНАЛОВ В ПАМЯТИ ПО"ЛЕДОВАТЕЛЬНОГО .ДЕЙСТВИЯ, содержащее последовательно соединенные формирователь тактовых импульсов, регистрсдвига и усилитель считывания, .счетчики адреса и тактовых импульсов,регистр адреса, две схемы сравнения,два блока контроля, дешифратор иблок управления, причем выход Формирователя тактовых импульсов соединенс входом счетчика тактовых импульсови первым входом первого блока контроля, в 5 орой вход которого соединен с выходом счетчика тактовых импульсов,. выход первой .схемы сравнения соединен с первым входом дешифратора, один иэ выходов которого подключен к первбму входу блока управления, а другой - к первым входамсчетчика адреса и второго блока конроля, вторые входы которых объединены, выход счетчика адреса соединенс третьим входом второго блока конт. роля и с одним из входов второй схемы сравненияподключен ка выход - кравления, отем, что, сства, в негоэлемент ИЛИчем входы элэлемента ИЛИусилителя счэлемента ИЛИмента НЕ, асчетчика адрИЛ 5 ПУЛЬСОВ Иблока контросравнения совыходами счевых нмпульсодешифратораблоков контрочен к одноыублока, другос Однил 5 иэ вния, а выходка управлени п. 1, о т л им, чтологичес аследовательноельный элемент т И, выход котом блока, одним нется один иэа другим входомдиненные вход до-,нта НЕ и одинИзобретение относится к вычислительной технике и может быть исполь-зовано для коррекции адресных сигналов в памяти последовательного действия,Известно устройство для контроля 5вЫбора адресных сигналов, содержащее регистр синхроимпульсов, формирователь продвигающих импульсов, регистр, включающий маркерный импульс,служащий для установления начала Оотсчета синхроимпульсов, усилительсчитывания синхроимпульсов, счетчиксинхроимпульсов, блок сравнения,усилитель считывания маркерного регистра, который последовательно соединен со вторым входом счетчика синхроимпульсов, и блок управления 1Недостатком этого устройства является отсутствие контроля правильностивыбора адресов и невозможность егокоррекции.Наиболее близким техническим ре-.шением к данному изобретению являетсяустройство для контроля и коррекции выбора адресов, которое содержитформирователь продвигающих импульсов, регистр синхроимпульсов, усилитель считыьания синхроимпульсов,счетчик синхроимпульсов, схему сравнения, блок местного управления, регистр адреса, маркерный регистр, уси литель считывания маркера, три бло-,ка контроля, блок дешифрации,. счетчик продвигающих импульсов 2 .Недостатком известного устройства является его сложность в связи с 35использованием двух регистров длязаписи служебной информации - регйстра синхроимпульсов и маркерногорегистра.Цель изобретения - упрощение уст рройства.Поставленная цель достигаетсятем, что в устройство для коррекции адресных сигналов в памяти последовательного действия, содержащее 45последовательно соединенные Формирователь тактовых импульсов, регистрсдвига и усилитель считывания, счетчики адреса и тактовых импульсов,регистр адреса, две схемы сравнения,два блока контроля, дешиФратор иблок управления, причем выход Формирователя тактовых импульсов соединен с входом счетчика тактовых импульсов и первым входом первого блока контроля, второй вход которого 55соединен с выходом счетчика тактовыхимпульсов, выход первой схемою сравнения соединен с первым .входом дешиФра, один из выходов которого подклкчен к первому входу блока управле. - 60ния, а другой - к первым входам счетчика адреса и второго блока контроля,вторые входы которых объединены, выход счетчика адреса соединен с третьим входом второго блока контроля и одним из входов второй схемы сравнения, другой вход которой подключен к выходу регистра адреса, а выход - к второму входу блока управления, введены элемент НЕ, элемент ИЛИаи логический блок, причем входы элемента НЕ и первый вход элемента ИЛИ ,соединены с выходом усилителя считывания, второй. вход элемента ИЛИ подключен к выходу элемента НЕ, а выход - ко вторым входам счетчика адреса и счетчика тактовых импульсов и третьему входу первого блока контроля, входы первой схемы сравнения соединены соответственно с выходами счетчиков адреса и тактовых импульсов, второй и третий входы дешифратора подключены к выходам блоков контроля, второй выход подключен к одному из входов логического блока, другой вход которого соединен с одним из выходов блока управления, а выход - с третьим входом блока управления.Логический .блок содержит последовательно соединенные дополнительный элемент НЕ, триггер и элемент И, выход которого является выходом блокад одним иэ входов которого является один из входов элемента и, а другим входом, блока являются объединенные вход дополнительного элемента НЕ и один из входов триггераНа Фиг. 1 изображена структурная схема устройства для коррекции адресных сигналов в памяти последовательного действия, на фиг. 2 - 4 структурные схемы соответственно первого блока контроля совместно со счетчиком тактовых импульсов, логического блока и блока управлеНияаУстройство содержит (Фиг. Ц Фор" мирователь 1 тактовых импульсов, регистр 2 сдвига, усилитель 3 считывания, элемент НЕ 4, элемент ИЛИ 5, счетчик б адресов, счетчик 7 тактовых импульсов , первый 8 и второй 9 блоки контроля, первую 10 и вторую 11 схемы сравнения, регистр 12 адреса, дешифратор 13, логический блок 14 и блок 15 управления.Блок 8 содержит фиг. 27 счетчик 16 по модулю три, схему 17 свертки и схему 18 сравнения. Блок 9 отличается от блока 8 тем, что содержит на входе злеиент НЛН не показан) . Логический блок 14 содеркит фиг.З) элемент НЕ 19, триггер 20 и элемент И 21. Блок 15 управления содержит (фиг. 4) распределитель 22 импульсов, элементы И 23 и 24 элемент ИЛИ 25 и триггеры 26 и 27.Принцип работы устройства заключается в следующем.Перед началом работы устройства счетчик 7, счетчик. б, блоки контроля 8 и 9, блок 14 и .блок 15 установ10233993лены в нуль (цепи обнуления не по- вует ошибке, возникшей в первой схеказаны ). ме 10 сравнения, при этом блоки 8В первой позиции регистра 2 сдвига и 9 не фиксируют ошибку. В том изаписан импульс начала отсчета "0" , другом случаях возбуждается первыйа в остальные позиции - синхроимпуль- выход дешифратора, сигнал поступаетсы "1", При пуске устройства импульс 5 на корректирующие входы счетчика 6,начала отсчета из регистра 2 черезблоки 11 и 14. Если ошибка возниклаусилитель 3 поступает на элемент НЕ в регистре 2 или усилителе 3, то4, где инвертируется и подается на откорректированная информация соотэлемент ИЛИ 5, с выхода которого пос- ,ветствует истинному значению текущетупает на счетный вход счетчика 6 и 10,:го адреса и блок 9 не выдает сигналблок 9 контроля, который проверяет :наличия ошибки, при этом соответствуюработу счетчика 6, и далее подается ;щий выход дешифратора не возбужден ина вторые входы счетчика 7 и блока 8 при опросе, который поступает иэконтроля, разрешая тем самым прохож- блока 15, выход блока 14 не возбуж- .дение тактовых импульсов с формиро ден. Если ошибка возникла в схеме 10вателя 1. Последующие импульсы, счи- сравнения, то указанный выход дешифтанные с регистра 2, через усилитель ратора 13 остается возбужденным и3 поступают на вход элемента ИЛИ 5 сигнал наличия ошибки остается наи далее на счетный вход счетчика 6, входе блока 14. При опросе блока 14.вход блока 9, на входы счетчика 7 ;д на его выходе возникает сигнал, кои блока 8, который контролирует ра- торый, поступая на блок 15, вызываботу счетчика 7, При этом происхо-ет останов устройства,дит занесение информации с Формиро- При возникновении ошибки, в пер".вателя 1 на счетный вход счетчика 7 вом случае в блоках 8 или 9, а вои на вход блока 8, который контроли втором - в счетчике 6 или счетчикерует. работу счетчика 7. Информация 7, будут возбуждены соответствующиеэ состоянии счетчиков 6 и 7 посту- входы дешифратора 13. Это приводитпает на входы первой схемы 10 срав- к формированию сигналов неисправноснения. тей на выходе дешифратора 13, постуЕсли в регистре 2, усилителе 3 пающих на вход блока 15, которыйсчетчиках 6 и 7, в блоках 8 и 9 останавливает работу устройства си первой схеме 10 сравнения ошибок одновременной Фиксацией неисправнет, состояние счетчика 6 сравнива- ного блока, так как эти ошибки явется второй схемой 11 сравнения .ляются неисправимыми для данногоустс состоянием регистра 12. При совпа- родства и лишь Фиксируются.денни адресов схема 11 сравнения Зз таким образом, предлагаемое уствыдает сигнал на блок 15, который ройство позволяет исправлять одивырабатывает сигйал разрешения за- ночные ошибки, возникающие в регистрписи РЗп) или разрешения считыва и усилителе 3, но по сравнениюния РСч) в. зависимости от того, с прототипом оно локализует неисправкакой управляющий сигнал действует 40 ности с точностью до определенногона его входах - запись Зп) или блока, а именно, счетчнка 6 адресов,считывание Сч). Кроме того, блок 15 блоков 8 и 9 контроля и схеьы 10вырабатывает сигнал С), поступающий сравнения в прототипе просто Фикв цВИ и свидетельствующий о том, что сация факта неисправности без еепоиск нужного адреса в запоминакщем 45 локализации), что повыаает точностьустройстве последовательного дейст- контроля и надежность запоминающеговия завершен. устройства последовательного дей"При возникновении ошибки в ре- . ствия. Кроме того, устройство поз"гистре 2 или усилителе 3 счетчик 7 воляет использовать один регистрфиксирует правильный адрес, а счет- для записи служебной информациичик 6 - текущий адрес на единицу вместо двух в прототипе, что при-.меньше. В этом случае возникает снг- водит к упрощению устройства, принад.ошибки в первой схеме 10 срав . этом, количество используемых ренения, а блоки 8 и 9 не Фиксируют гистров вместе с их электронномошибки, на входах дешифратора 13 обрамлением сокращается в 2 раза,:ошибке, возникшей в регистре 2 или в чества электронной аппаратуры устуснлителе 3, но тот же код соответст- ройства составляет около 5.1023399 оставитель В.РудаковехредЖ,Кастелевич Корректор .Тяс олощ акто 21/37 Тираж 594ВНИИПИ Государственного комитетапо делам изобретений и открыти 113035, Москва, Ж 35, Раушская наб дписнССР Заказ 42 д. 4/5 род, ул. Проектная тентф, г Филиал П