Запоминающий элемент

6 1 ГОСУДАРСТВЕННЫЙ К СССР мой ключевор пятогшестого МДП Кол 8, 19 198.рого МДП-транзистора и первору запоминающего ИДПтранзис плавающим затвором, шестой Т, со из пяти ворысторов н перво твенно, ранЩП-тран,втому затво тораи седьвые МДП-транзисторы, и зато МДП-транзистора, затвор-транзистора и сток седьмого МДП-транзистора соединены с зав-вором первого МДП-транзистора, истоки эапоминаакцего и пятого ИДП-тран- . зисторов подключены к стоку шестого - МДП-транзистора, истоки первого и второго МДП-транзисторов и истоки третьего и шестого МДП-транзисторов ;соединены с первой и второй шинами ,источника питания соответственно, а затворы четвертого и седьмого ЙДП- транзисторов и истоки четвертого и седьмого ИД 2-транзисторов подключены к адресной шине, первой и второй разрядным шинам содтветственно, о т л и ч а ю щ и й с я тем, что с пелью повышения надежности запоминающего элемента, второй затвор запоминающего МДП-транзистора с плавающим затвором соединен с затвором первого МДП-транзистора.Изобретение относится к устройст-вам вычислительной техники и можетбыть использовано в статических оперативных запоминающнх устройствах,сохраняющих информацию при отключении источников питания. 5Известны запоминающие элементыдля статических ОЗУ, содержащиетриггер, выходы которого через ключевые транзисторы подключены к разрядным шинам, затворы клвчевых транэисторов - к адресным шинам 1,Недостатком этих запоминающихэлементов является несохранениеинформации при отключении источниковпитания15Наиболее близким к предлагаемомупо технической сущности является запоминающий элемент, содержащий триггер и МДП-транзистор п -типа с запоминающим "плаваюрий" и управляющим затворами. Запоминающий элементхранит информацию при отключенномпитании 10 лет, время записи и считы"вания информации 1 мкс. Сток четвертого МДП-транзистора соединен с истоком пятого, стоком восьмого запоминающего МДП-транзистора, стокитретьего и пятого МДП-транзисторовс шиной питания. Затворы шестого и .седьмого ключевых МДП-транзисторовсоединены с адресной шиной, стокшестого - с первой разрядной шиной,сток седьмого - со второй разряднойшиной. РДП-транзисторы выполненыс обеднением, проводимость третьегоМДП-транзистора на 10 ниже проводи- З 5мости четвертого и пятого и на 10выше проводимости пятого МДП-транзисторов.Работа запоминающего элемента заключается в следующем. Для оперативного программирования на шину питания подают положительное напряжение (+5 В относительно общей шины,Для программирования нулевого(едивичного)состояния запоминающего элемента на выбранную адресную шину подают положительное напряжение +5 В,на остальные - нулевое, на выбраннуюпервую разрядную шину - нулевоеположительное напряжение + 5 В) напряжение, на выбранную вторую разряд"ную шину - положительное +5 В) напряжение (нулевое). Соответствующиенапряжения с первой и второй разрядных шин через открытые ключевые МДПтранзисторы подаются на затвори первого и второго МДП-транзисторов в ре)эультате чего первый транзистор находится в открытом (закрытом) состоянии, второй транзистор - в закрытомоткрытом) состоянии,60После подачи на адресную шину нулевого напряжения транзисторы находятся в закрытом состоянии. Нулевое(единичное состояние запоминающегоэлемента в режиме оперативного хра" 65 нения информации поддерживается за счет протекания тока от шины пита" ния к общей шине через транзисторы и открытый транзистор, Для оперативного считывания информации на выбранную адресную шину подают положительное напряжение ( +5 В. Так как запоминанхций элемент находится в нулевом единичном состоянии, то со стока транзистора через открытый транзистор будет передано низкое (высокое) напряжение на первую разрядную шину со стока транзистора 2,Недостатком известного запоминающего элемента является низкая надежность работы, программирование его осуществляется невысоким уровнем напряжения программирования 1+4 поскольку существенна величина емкости плавающего затвора, которая соответствует значительной площади затвора, а следовательно подвержена дефектности.Цель изобретения - повышение надежности работы запоминающего элемента.Поставленная цель достигается тем, что в запоминающем элементе, содержащем триггер, состоящий из МДП- транзисторов, причем затворы первого и второго МДП-транзисторов подключены к стокам второго и первого МДП-транзисторов соответственно, затвор и сток третьего МДП-транэистора и сток четвертого МДП-транзистора подключены к затвору второго МДП-транзистора и первому затвору запоминающего МДП- транзистора с плавающим затвором, шестой и седьмой ключевые МДП-транзисторы, сток и затвор пятого ИДП-транзистора, затвор шестого МДП-транзистора и сток седьмого ИДП-транзистора соединены с затвором первого МДП- транзистора, истоки запоминающего и пятого МДП-транзисторов подключены к стоку шестого ИДП-транзистора, истоки первого и второго МДП-транзисторов и истоки третьего и шестого МДП- транзисторов соединены с первой и второй шинами источника питания соответственно, а затворы четвертого и седьмого МДП-транзисторов и исток четвертого и седьмого МДП-транзисторов подключены к адресной шине, первой и второй разрядным шинам соответственно, второй затвор запоминающего МДП-транзистора с плавающим затвором соединен с затвором первого МДП-транзистора.На чертеже приведена электрическая схема запоминающего элемента.Запоминающий элемент содержит триггер на МДП-транзисторах 1-5, шестой и седьмой ключевые МДП-транзисторы б и 7, восьмой электрический перепрограммируемзй запоминающий МДП-транзистор 8 с запоминающим (фйла" вающим"), управляющим и стирающим10233953 4 затворами. Запоминающий элемент сое- .закрытом состоянии, Нулевое (единичдинен с общей шиной 9, шиной питания ное) состояние запоминающего элемента 10, адресной шиной 11, первой и вто- в режиме оперативного хранения инфоррой разрядными шинами 12 и 13. мации поддерживается за счет протекаИстоки первого и второго МДП-тран- ния тока от шины питания к общей шине эисторов соединены с общей шиной 9, 5 через транзисторы 3 или 4 и 5 и отсток первого МДП-транзистора - с зат- крытый транзистор 1 или 2. вором второго истоком и затвором В режиме считывания информацииУн третьего, истоком шестого, управляю- иэ запоминающего элемента на выбран. щим затвором восьмого МДП-транзисто- ную адресную шину 11 подают положира. Сток. второго МДП-транзистора 10 тельное напряжение +5 В) . Так как соединен с затвором первого, затвором запоминающий элемент находится в нуи истоком четвертого, затвором пятого, левом единичном) состоянии, то истоком седьмого, истоком и стирающим низкое (высокое ) напряжение со стока затвором восьмого МДП-транзистора. первого транзистора через открытый Сток четвертого МДП-транзистора сое транзистор б поступает на первую раздинеи с истоком пятого, стоком восьмо рядную шину, а высокое низкое ) напря-.го МДП-транзистора, стоки третьего жение со стока второго транзистора и пятого МДП-транзисторов - с шиной через открытый транзистор 7 - на втопитания 10. Затворы шестого и седьмоф рую разрядную шйну. го ключевых МДП-.транзисторов соедине- При аварийном отключении питанияны с адресной шиной 11, сток шестого или при необходимости хранения инфор 20с первой разрядной шиной 12, сток мации при отключеннных источникахседьмого - со второй разрядной ши- питания проводят одновременное прогк ной 13. раммирование запоминающих транзистоТранэисторы 1 2 б и 7 выполнены ров всех запоминакиаих элементов. ДляУ Ф2;в виде б -канальных МДП-транзисторов этого на адресную шину подают нулевоес обогащением, транзисторы 3,4 и 5 - напряжение (транзисторы б и 7 нав виде й -канальных МДП-транзисторов ходятся в закрытом состоянии). На щис обеднением канала или высокоомиых ну питания подают высокоеположительполикремниевых резисторов. Проводи-ное (25-30 В) импульсное напряжемость транзистора 3 на 10 ниже прово 30 ние длительностью 1-10 мс. При этом димости транзисторов 4 и 5, но на увеличение напряжения на шине пита 10 выше проводимости транзистора 5.ния приводит не к изменевию состояЗапоминакЮий транзистор 8 - П -каналь- ния запоминающего Элемента, а к изменый Мдп-транзистор с эапомин ющим . нению состояния только запоминающего"плавающим"), управляющим и стираю МДП-транзистора. щим затворами, запись и стирание ии- , Если запоминающий элемент находит- формации в котором осуществляетсяся в нулевом состоянии, то на управза счет инжекции электронов с "пла- ляющий затвор запоминающего транзис",. вающегоф или стирающего затвора и.тун-тора подается нулевое напряжение, иелирования их через межслойную 40 а на стирающий затвор (исток, сток) " изоляцию толщиной 0,05 мкм между высокое положительное напряжение,(25-30 В). Из-за высокого коэффицйенЗапоминакщий элемент работает та передачи, напряжения с управляв" следукщим образом. щего на "Плавающий" затвор (болееДля оперативного программирования 45 09) на "плавающем" затворе устанавна шину питания подают положитель- ливается низкий потенциал. Из-.за ниэно напряжение (5 В) относительно.кого. коэффициента передачи напряжен е нашины 9. Для программирования нулево- ния со стирающего на пла ищ(менее 0 05) почти все на" го (единичного) состояния запоминаю- затвор (менее О, )в межслойнай изощего э елем нта на выбранную адресную прнжение падает в межслой50 ф плавающим" шин 11 подают положительное напря- ляции между стиракщим и п шинуеииос ж ение 5.В): на остальные - нулевое, затворами. Из-эа высокой напряжны ин н выб анную первую разрядную шину ти электрического поля электроныа рФ 12 подают нулевое положительное жектируются с плавающего затв р напряжение (+5 В) напряжение, на вы в межслойную изоляцию и стекавт чебранную вторую разрядную шину 13 - 55 реэ стирающий затвор. В результате положительное 5 В) напряжение. этого пороговое напряжение запомиПотенциалы с первой и второй раз- нающего транзистора по управлякщему ряд ных шин через открытые ключевые затвору становится .отрицательным ЩДП-транзисторы 6 и 7 подаются на менее 10 В ) и сохраняется после затворы первого и второго транзисто отключения источников питания. :ров. Первый транзистор открывается Если запоминающий элемент находит. (з крывается) второй транзистор за- ся в единичном состоянии, то иааУанно на крывается (открывается). После подачи управляющий и соответственно . н адресную шину нулевого напряже- плавающий" затвор со стока первого ния транзисторы б и 7 находятся в . .транзистора подается высокое напрая, Редактор К. Волснаук Техред В.Далексрей Корректор В.Бутяга Заказ 4221/37 тираж 594 Подписное ВНИИПИ Государственного комнтета СССР по делам изобретений и открытий 11.3035, москва, Ж, Раушская наб.у д, 4/5Филиал ППП "Патент", г. ужгород, ул. Проектная, 4. жение, а на стирающий затвор со стока второго транзистора - низкое напряжение. В результате падения ,напряжения в межслойной изоляцииэлектроны под действием высокой на пряженности электрического поля инжектируются из стирающего затвора в межслойную изоляцию и скапливаются на плавающем" затворе. Пороговое напряжение запоминающего транзистора по управляющему затвору становится положительным (более 10 В ) и сохраняется при отключении источников питания.После отключения источников питания информация сохраняется в течение длительного времени всеми запоминающими транзисторами в виде наличия или отсутствия заряда электронов на "плавающих" затворах.Дпя восстановления информации одновременно во всех запоминающих элементах на адресные шины подаютнулевое напряжение, на шину питаФния - низкое положительное напряжение 1.5 В).Если пороговое напряжение запоминающего транзистора отрицательное( положительное), то он шунтирует нешунтирует) транзистор 4. В результате этого проводимость транзистора 3на 10 меньше (больше), чем проводимость транзисторов 4,5 и 8Из-за 1 О асимметрии нагрузки плеч триггерайа стоке транзистора 1 устанавливает"ся низкое высокое) напряжение, настоке транзистора 2 - высокое ( низкое) напряжение, что эквивалентноранее запрограьаеированному и восстановленному нулевому единичному )состоянию запоминающего элемента.В режиме оперативного програюиро"вания и считывания информации. запоминающий транзистор .и малая асимметрия проводимости йагрузок трйггеране оказывают влияния на работузапоминакщего элемента,