Запоминающее устройство с автономным контролем

(19) (10 СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК а) 6 11 С 29/00 ЗОБРЕТЕЕТЕЛЬСТВУ ОПИСАНИ 4 ВЮВаюа исаи .г И К АВТОРСИО ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Минский радиотехнический институт(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО САВТОНОМНЫМ КОНТРОЛЕМ, содержащее на."копитель, числовые шины которого соединены с выходами дешифратора адресастрок, а выходные шины - с информационными входами первого блока считывания, выходами первых вентилейи информационными входами второгоблока считывания, выходами вторыхвентилей соответственно, первые ивторые входы первых и вторых вентилейподключены к шинам разрешения записи и управления, третьи их входы -к шине записи и выходам блока кодирования соответственно, четвертыевходы первых вентилей связаны с выходами дешифратора адреса разрядов,управляющими входами первого блока .считывания и первыми управляйщими входами выходного блока, выходы второго блока считывания соединены с первыми входами первых сумматоров по модулю два, выходы которых являются входами блока анализа отказов, выходами соединенного с первыми входами вторых сумматоров по.модулю два, вторые входы вторых сумматоров по модулю два соединены с первыми выходами первого блока считывания, а выходы вторых сумматоров по модулю два связаны с информационными вхо. дами выходного блока, вторые управляющие вкось которого соединены сшинами разрешения записи, управления и записи, о т л и ч а ю щ е е " с я тем, что, с целью упрощения устройства и повышения его надежности, в него введены третьи вентили, первые входы которых подключены к выходным шинам-дешифратора адреса разрядов, вторые входы .третьих вентилей соедйнены с выходом третьего сумматора по модулю два, первый и второй входы которого соединены с шиной записи и вторым выходом первого блока считывания соответ ственно, выходы третьих вентилей подключены к вторым входам регистра, первые входы которого соединены с первыми выходами первого блока: ,считывания, а выходы его - к входам блока кодирования,. выход которого подключен к вторым входам первых сум маторов по модулю два.Изобретение относится к вычисли тельной технике и может быть использовано в электронной промышленности при изготовлении больших интегральных схем запоминающих устройств ( БИС ЗУ) .Устройство целесообразно использовать при изготовлении БИС ЗУ, имеющих большую площадь кристаллов, где .требуется увеличить выход правильно функционирующих устройств, а также при создании систем. памяти, удовлет воряющих заданному уровню надежности хранения информации.Известны полупроводниковые ЗУ, которые содержат накопитель и схемы логики обрамления, позволяющие произ водить обращение при записи и считы-, вании информации к одному или к нескольким элементам памяти ЭП накопителя ( 1.Однако работоспособность таких устройств нарушается при отказах ЭП накопителя..Наиболее близким к предлагаемому является запоминающее устройство с автономным контролем, содержащее накопитель, числовые шины которого соединены с выходами дешифратора адреса строк, а выходные. шины - с информационными входами первого блока считывания, выходами первых, вентилей и информационными входами второго З 0 блока считывания, выходами вторых вентилей соответственно, первые и вторые входы первых и вторых вентилей подключены к шинам разрешения записи и управления, третьи входы 35 их - к шине записи и выходам блока кодирования соответственно, четвертые входы первых вентилей связаны с выходами дешифратора адреса разрядов, управляющими входами пер вого блока считывания и первыми управляющими входами выходного блока,выходы второго блока считывания соединены с первыми входами первых сумматоров по модулю два, выходы которых являются входами блока анализа отказов, выходами соединенного с первыми входами вторых сумматоров по модулю два, вторые входы вторых сумматоров по модулю два, соединены с первыми выходами первого блока счи тывания, а выходы вторых сумматоров по модулю два связаны с информационными входами выходного блока, вторые управляющие входы которого соединены с шинами разрешения записи, управ ления и записи 2).В устройстве при записи информации в накопитель первый блок кодирования вырабатывает г дополнительных (,проверочных) разрядов в соответст-. ;60 вии с применяемым кодом. Например при использовании кода Хеввянга, исправляющего одиночные ошибки, г выбирается иэ условия 1 с 4 2- г "4 Я где к соответствует числу инфор- ;65 мационных разрядов, Далее эти и Е+гразрядов записываются в накопитель. При считывании информации второй блок кодирования по считанным И разрядам (в слове могут быть ошибки) . г вновь вырабатывает г (при наличииошибок вектора г и г отличаются) проверочных разрядов, которые сравниваются сразрядами, хранившимися в дополнительных ЭП строки. В результате этого сравнения вырабаты" вается проверочный вектор (синдром), анализ которого блоком определения местоположения отказа позволяет установить отказавший дефектный разряд и исправить его.Использование двух блоков кодирования - записываемого и считываемого слов - приводит к дополни." тельному увеличению площади кристалла, что, в свою очередь, вызывает появление на кристалле дополнительных дефектов в процессе его производства и отказов при эксплуации.В качестве базового объекта выбрана БИС ЗУ типа К 541 РУ 1, выпускаемая отечественной промышленностью. Это устройство емкостью 4 Кбит х 1 позволяет производить обращение к любому одному ЭП накопителя для записи или считывания информации 14.Однако это устройство не может быть использовано, если при его производстве возникли единичные дефекты ЭП. Кроме того, такие устройства становятся неработоспособными при возникновении отказов ЭП в процессе эксплуатации БИС ЗУ.Цель изобретения - упрощение устройства и повышение его надежности.Поставленная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее накопитель, числовые шины кото-. рого соединены с выходами дешифратора адреса строк, а выходные шиныс информационными входами первого блока считывания, выходами первых вентилей и информационными входами второго блока считывания, выходами вторых вентилей соответственно,. первые и вторые входы первых и вторых вентилей подключены к шинам разре-. шенйя записи и управления, третьи их входы - к шине записи и выходам блока кодирования соответственно, четвертые выходы первых вентилей связаны с выходами дешифратора адреса разрядов управляющими входами первого блока считывания и первыми управляющими входами выходного блока, выходы второго блока считывания соединены с первыми входами первых сумматоров но модулю два, выходы которых являются входами блока анализаотказов, выходами соединенного с первыми входами вторых сумматоров по модулю два, вторые выходы вторых сумматоров по модулю два соединены с первыми выходами первого блока считывания, а выходы вторых сумматоров по модулю два связаны с информационными входами выходного блока, вторые управляющие входы которого соединены с шинами разрешения записи, управления и записи, введены третьи вентили,.первые входы которых подключены к выходным шинам дешифратора адреса разрядов, вторые входы третьих вентилей соединены с выходом третьего сумматора по модулю 15 два, первый и второй входы которого соединены с шиной записи и вторым выходом первого блока считывания соответственно, выходы третьих вентилей подключены к вторым входам 2 О регистра, первые входы которого соединены с первыми выходами первого блока считывания, а выходы его - к входам блока кодирования, выходы которого подключены к вторым входам первых сумматоров по модулю два.Это позволяет корректировать в каждой строке накопителя один отказ , деФект) в режиме считывания информации при невысокой .сложности схем коррекции.30Яа фиг. 1 изображена функциональная схема устройства, на Фиг, 2 - блок анализа отказовУстройство содержит накопитель 1, числовые шины 2 которого соединены с выходами дешифратора 3 адреса строк. Основные 4 и дополнительные 5 выходные шины накопителя 1 соединены соответственно с выходами первых вентилей 6, информационными вхо О дами первого блока 7 считывания и выходами вторых вентилей 8,а также с инФормационными входами второго блока 9 считывания. Первые и вторые входы первых б и вторых 8 вентилей 45 соединены соответственно с шинами разрешения записи 10 и управления 11, а третьи их входы - с шиной 12 записи, первым входом третьего сумматора 13 по модулю два и с выходами блока 14 кодирования, связанны- ми также с вторыми входами первых сумматоров 15 по модулю два. Четвертые входы первых вентилей 6 связаны с выходами 16 дешифратора 17 адреса разрядов, управляющими входами первого блока 7 считывания и первыми управляющими входами выходного блока 18, а также с вторыми входами третьих вентилей 19, первые входы которых соединены с выходами третьего сум матора 13 по модулю два, Выходы третьих вентилей 19 соединены с вторыми 20 входами регистра 21, первые. входы 22 которого подключены к первым выходам первого блока 7 считывания, 5 вторым входам вторых сумматоров 23по модулю два, второй выход 24 первого блока 7 считывания связан с вторым входом третьего сумматора 13по модулю два. Выходы регистра 21являются входами блока 14 кодирования. Выходы второго блока 9 считывания соединены с первыми входамипервых сумматоров 15 по модулю два,выходами связанных с входами 25 .блока 26 анализа отказов. Выходы 27 блока 26 являются первыми входами вторых сумматоров 23 по модулю два. Вы"1 ходы сумматоров 23 соединены с информационными входами 28.выходногоблока 18, выход 29 которого является выходом устройства, а сигналы шин10-12 являются вторыми управляющимивходами выходного блока.Пример реализации блока 26 анализа отказов показан на фиг. 2,Схема представляет собой программируемую логическую матрицу (ПЛМ,можно использовать вместо ПЛМ, ПЗУ),состоящую.из инверторов 30 и вентилей (не показаны). К вентилям осуществляется подключение (условнообозначено кружочком) 31 либо прямого, либо инвертированного входногоразряда 25. Таким образом, к каждомувентилю подключенысигналов.Принцип работы .устройства основанна свойстве кода Хемминга, состоящемв том,. что при любой последовательности расположения вектор-столбцовфв проверочной матрице Н ДЗ поразряд,ное сравнение наборов контрольных -разрядов (1 и 1 ) указывает местоположение отказа, если он есть.УстрОйство работает следующимобразом, В режиме записи информации на вхо-Ды дешифратора 3 адреса строк посту-. пает код адреса опрашиваемой строки, в результате чег возбуждается одна нз м выходных шин 2 дешифратора 3, т.е. выбирается одна из строк. Инормационные разряды)слова считыаются по шинам 4 и поступают в первый,блок 7 считывания и дальше с пеРвых выходов блока 7 поступают на первые 22 входы регистра 21. Такимобразом, Ъ разрядов опрашиваемой строки записываются в регистр 21. Одновременно с этим на входы дешифратора 17 адреса разрядов поступает код адреса разряда, на пересечении которого. со строкой находится выбираемый ЭП. Сигнал с одной.из возбужденных шин 16 дешифратора 17, поступая на один из управлякнцих входов первого блока 7 считывания, вызывает появление на втором 24 выходе блока .7 ин,формации 1 или О), хранящейся в опрашиваемом ЭП. Этот сигнал поступает на второй вход третьего сумматора 13 по модулю два и сравнивается с сигналом, установленным длязаписи на шине 12 запиби,Если срав,ниваемые сигналы отличайтся, то-на выходе третьего сумматора 13 появится единичный сигнал. Этот сигнал через третий вентиль 19, на первый вход которого действует единичный . 5 сигнал с возбужденной шины дешифратора 17 адреса разрядов поступит на второй вход 22 соответствующего разряда регистра 21 и инвертирует хра. нящийся в нем символ. Если же запи сываемый в ЭП и хранящийся в нем символы совпадают, то изменения информации в регистре не происходит.На основанииинформационных символов; хранящихся в регистре 21, 15 блок 14 . кодирования вырабатываете проверочных символов, которые поступают на третьи входы вторых вен тилей 8, а на третьих входах первых вентилей установлен сигнал 12 20 записи. После. этого на шине 10 появляется сигнал разрешения записи информации в ЭЙ, находящийся на пересечении выбранных строки и разряда, иэ выбранных ЭП, а также в " дополнительных ЭП происходит запись информации. На этом цикл записи закончен.В режиме считывания сигналы .на шинах 10 и 12 отсутствуют, вентили б, и 8 заперты. В соответствии с кодом адреса опрашиваемой строки возбуждается одна из шин 2 дешифратора 3 и все ЭП этой строки подключаются соответственно через основные 4 и дополнительные .5 выходные шины на-, З 5 капителя 1 к первому 7 и второму 9 блокам считывания. По считаннююинформационным символам, поступающим по первым входам 22 в регистр 21, в блоке 14 кодирования вырабатыва ются=(г-г, однако векторы 1" и Г мо-. гут отличаться) контрольных символовЭти символы поступают на вторыевходы первых сумматоров 15 и сравниваются в них поразрядно ссим-. 45 волами, поступающими на первые входысумматоров 15. Если в считанном слове (И его разрядах) нет отказов, то на выходах первых сумматоров 15 будут нулевые символы синдром равен нулю . В противном случае синдром нулю не равен. Синдром по входам 25 поступает в блок 26 анализа отказов. В блоке 26 ( фиг. 2) запрограммированы 4 .двоичных слов поразрядов соот-,ветствующие вектор-столбцам матри-цы Н,Ч применяемого кода. Такжмобразом, синдром, сформулированный первыми сумматорами 15, сравнивает-. ся с каждым извекторов, хранящих. ся в ПЛМ. При совпадении с одним из 60 векторов (в считанном алове есть ошибка) на соответствующем выходе27 сформируется единичный сигнал, и : таким образом, однозначно установится;местоположение отказавшего разряда. 45Далее этот .единичный сигнал поступает на первый вход одного из вторых сумматоров 23 по модулю два, второй вход которого связан с неверно считанным информационным разрядом, .и инвентирует ошибочный разряд на правильный. Скорректированное слоцо поступает на информационные входы 28 выходного блока 18. На первые управляющие входы выходного блока 18 поступает сигнал с возбужденной шины 16 дешифратора 17 адреса разрядов и иэинформационных разрядов на выход 29 устройства поступает символ, расположенный в ЭП, местоположении которого определяется кодами адресов строки и разряда. Естественно, что при определенном считывании информации из ЭУ любая ошибка, имеющаяся . в % -разрядноМ слове, будет коррек- . тироваться вне зависимости от того, считывается из устройства этот разряд или другой.Рассмотрим для примера запись и считывание слова А = 1010; М = 4 ,(записывается:и считывается символ "0" во второй разряд строки), Для обнаружения и исправления ошибки используем код Хемминга с проверочной матрицей.Н 7,4 , т.е. И = 7, = 3:1 1 О, 1 1 0 О Н = 1 0 1 1,0 1,0 0 1 1 1 0 01 С .С С С С С С На основании этого када блок 16 кодирования. вырабатывает 3 проверочных символа С- С:по алгоритму . С = С - С, - С 4 сложение С 6 С - С- С 4, ведется С = С - С - С 4 по модулю два В накопитель запишется слово В 1010,101. При считывании информации на первых выходах первого блока 7 считывания будет слово А = 1110. (ошибка во втором разряде) . Вновь сформированныеразрядов (000) сравниваются на первых сумматорах 15 поразрядно с г символами (101) Син-дром ( 5= 101) поступает на входы блока 25, в котором хранятся (С-С) . вектор-столбцы матрицц Н 4. Синдром совпадает с вторым .С 2 вектором, и на:. втором выходе 27 блока 26 будет единичйый сигнал, который на втором. сумматоре 23 инвертирует единичный символ на нулевой. Таким образом, на выходе 29 устройства, будет правильный двоичный символ "0".Если в считанном слове ошибок нет, или искажен один из символов, то синдром ие совпадает ни с одним иэ вектор-столбцов, хранящихся в ПЛМ и все Ж символов будут правильными.предлагаемое устройство выполняет те же функции, что и известное: обнаруживает и исправляет единичные дефекты в словах, возникшие по при-, чине отказов ЭП в процессе произ1026165 8 7водства БИС ЗУ либо его, эксплуатации. Однако предлагаемое устройство, проще эа счет того, что кодирова" ние информации н в режиме записи, .и в режиме .считывания осуществляется одним и тем же блоком кодирования, в то время как в известном устройстве для этих целей используются два . блока кодирования. Анализ, приведенный в описании ( 2 устройства, показывает, что для БИС ЗУ емкостью О 16 Кбит (Г= 8 ) нод дополнительные. ЭП, схемы кодирования, обнаружения и исправления ошибок необходимо уве-, личить площадь кристалла приблизительно на 18. Причем .8-10 (иэ 18) 15 занимают схемы кодирования и определения местоположения ошибки. Даже предварительные подсчеты показывают что для формирования 1 проверочных разрядов. кодом Хемминга.(сазвм прос-тым и эффективным 31 нужно около 1"/1 двухвходовых сумматоров по модулю два. Это значит, что для БИС ЗУ емкостью 16 кБит (128 128) необ-, ход о 8 64 = 512 су матор в д я25 1 реализации одного блока кодирования что потребует увеличения площади кристалла на 4-5. ОТметим, что в предлагаемом устройстве формирование блока определения местоположе:ния отказов в виде ПЛМ или ПЗУ не ;требует проведения дополнительных технологических операций по сравнению с базовьвк процессом и практически не влияетна выход годных ЗУ из- эа усложнения техпроцесса.Таким образом, использование лишь одного блока кодирования значитель,но улучшает известное устройство, уменьшает площадь кристалла, что при,водит к повышению. надежности всего устройства. В сравнении с базовым объектом ,йредлагаемое устройство позволяет использовать. кристаллы БИС ЗУ с единичными дефектами производства н исправлять отказы, возникающие при использовании БИС. Таким образом, .надежность предлагаемого устройства выше, чем базового.1026165 Составитель О.Кулаков1едактор Е.Лушникова .Техред А. Бабинец. . Корректор Ю.Макаренко сное 5 филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 Заказ 4564/42 ВНИИПИ Госуд По делам и 113035, Москвираа 594 П рственного комитета ССС обретений и открытий Ж,"35, Раушская наб., д