Шепаева

Номер патента: 1023399

Опубликовано: 15.06.1983

Авторы: Гласко, Култыгин, Шепаева

МПК: G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...третий входы дешифратора подключены к выходам блоков контроля, второй выход подключен к одному из входов логического блока, другой вход которого соединен с одним из выходов блока управления, а выход - с третьим входом блока управления.Логический .блок содержит последовательно соединенные дополнительный элемент НЕ, триггер и элемент И, выход которого является выходом блокад одним иэ входов которого является один из входов элемента и, а другим входом, блока являются объединенные вход дополнительного элемента НЕ и один из входов триггераНа Фиг. 1 изображена структурная схема устройства для коррекции адресных сигналов в памяти последовательного действия, на фиг. 2 - 4 структурные схемы соответственно первого блока контроля совместно со...