Динамическое запоминающее устройство с самоконтролем

1022224 второй группы, одни из входов компаратора соединены с выходами элементовИЛИ-НЕ групп и другими входами регистра числа. и являются инФормационными входами устройства, другие выходы регистра числа подключены к другимвходам компаратора и являются/информационными выходами устройства, другим управляющим входом и индикаторИзобретение относится к вычислительной технике и может быть исноль. зовано для построения высоконадежных динамических запоминающих,устройств, снабженных встроенными средствами обнаружения отказов.Известно динамическое запоминающее устройство с самоконтролем, содержащее накопитель, первый и второй регистры, узел неравноэначнссти и узел переключения режимов 1 .Недостаток указанного устройст- ва - низкое быстродействие.Наиболее близким к предлагаемому является динамическое запоминающее устройство с самоконтролем, содержащее накопители на полупроводниковых элементах памяти, инФормационнце, входы и выходы которых через регистр числа соединены с инФормационными шинами и входами блока контроля, входы выборки накопителей соединенц с выходами дешифратора, входы обращения - регенерации через первый селектор - с выходами первого счетчика и одними выходами регистра адреса, 25 входы которого соединены с адресны" ми шинами, тактовый генератор, первые выходы которого соединены со стробирующим входом .дешифратора и входом режима накопителей, вторые - 30 с управляющим входом первого селектсра и счетным вхоДом первого счетчика, вход тактового генератора соединен с входной управляющей шиной, ,первые входы второго селектора соеди-Зу нЕнц с другими выходами регистра адреса, вторые входы - с выходами счетчика, управляющий вход второго селек тора соединен с управляющим входом первого селектора; одни выходи - с адресными ьходами накопителей, другие выходы - с.входами дешиФратора, счетный вход второго счетчика соединен с выходом переноса первогосчетчика 2 3Недостатками известного устройства являются зависимость обнаружения неисправности от характера записанной инФормации и невозможность выявления отказов адресного тракта, а ными выходами которого являются соответственно второй вход второго элемента И, прямой выход триггера итретий прямой выход счетчика режимов,а контрольными и адресными выходами устройства являются соответственновыходы регистра кодов ошибки и прямые выходы второго счетчика импульсов. 2также то, что это устройство не позволяет обнаружить неисправности до начала решения задачи, что:снижает его надежность.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в динамическое запоминающее устройство с самоконтролем содержащее регистр адреса, селекторы, счетчики импульсов, накопитель, дешифратор, генератор тактовых сигналов, регистрчисла и блок контроля, причем выходы первого и второго селекторов подключены соответственно к адресным входам накопителя и к входам дешиФ- ратора, выходы которого соединены с входами выборки накопителя, первые входы селекторов подключены к выходам регистра адреса, вторые входы первого и второго селекторов соединены соответственно.с прямыми выходами первого и второго счетчиков импульсов, а третьи входы подключены к первому выходу генератора тактовых сигналов, второй и третий выходы которого соединены соответственно с входом стробирования дешиФратора и с входом первого счетчика импульсов, информационные входы и выходы накопителя подключены соответственно к одним из выходов и входов регистра числа, управляющий выход которого подключен к входу блока контроля, входы генератора тактовых сигналов являются одними из управляющих входов устройства, введены счетчик режимов, компаратор, триггер, регистр кодов ошибки, группы элементов И, группы элементов ИЛИ-НЕ, элементы И и элемент ИЛИ, выход которого подключен к входу режимов накопителя, а первый и второй входы соединены соответственно с четвертым выходом генератора тактовых сигналов и первым прямым выходом счетчика режимов, первый инверсный выход которого подключен к управляющему входу компаратора, выходы которого соединены соответственно с входами регистра кодов ошибки и с установочным входом триггера, причем первыевтором цикле регенерации это числозапишется в первую ячейку накопителябитд.,Данный режим работы устройства(запись в прямом адресном коде) протекает .при,нулевом состоянии счетчика 15 (000), которое сохранится довыдачи импульса переноса со счетчика 5. Этот импульс через элементИ 23 поступит на счетный вход счетчика 15 и изменит его состояние на . 10001. В результате на входе элемей=та ИЛИ 24 окажется высокий уровеньнапряжения, на его выходе такжевысокий уровень, и устройство перейдет в режим считывания. Одновременноразрешается работа комапаратора 18путем подачи низкого потенциала наего управляющий вход. Таким образомв следующем цикле регенерации произойдет считывание нулевой ячейкинакопителя,б, содержимое которойчерез регистр 9 поступает на входыкомпаратора 18, а на другие входыподается истинное значение содержимого нулевой ячейки со счетчиков4 и 5. Комапаратор 18 производитпоразрядное сравнение информации и,если ошибки нет сигналы на еговыходах отсутствуют. Затем происходит считывание всех остальных ячеек накопителя 6 довыдачи импульсапереноса со счетчика 5, послечего состояние счетчика 15 ста-нет 010. Так как в его первомразряде снова появится нуль, тоустройство возвратится в режим записи, однако высокий уровень напряжения поступит теперь на вторыевходы групп 12 и 14 элементов И, следовательно, информация на входы 28регистра 9 будет проходит с инверсных выходов счетчиков 4 и 5.В результате в накопителе 6 запишется .инверсный адресный код.Когда состояние счетчика 15 станет011, начнется считывание этого кода,по завершении которого в счетчике15 окажется число 100. Единица с еготретьего прямого выхода поступитна выход 33 как признак конца контроля, сообщая внешним устройствамо готовности, запоминающего устройства к решению задачи. Однок,еменнозапрещается выдача содержимого счетчиков 4 и 5 на входы 28 регистра 9путем установки низкого потенциалана третьих входах групп 14-14 элементов И. Р дальнейшем в режимерегенерации с генератора 8 на входэлемента ИЛИ 24 будет выдаватьсявысокий уровень напряжения, обеспечивая последовательное считывание 60ячеек накопителя б и проверку их содержимого в блоке 10 контроля.Рассмотрим работу устройства приобкаружении компаратором 18 ошибкив считанном слове. В этом случае отличная от нуля информация с выходов поразрядного сравнениякомпаратора 18 записывазтся в регистр 19, а затем поступает на выходы 30. Одновременно при несовпадении хотя бы в одном разряде с другого выхода компаратора 18 выдается положительный имцульс, переводящий триггер 20 в единичное состояние. На прямом выходе триггера 20 возникает высокий потенциал, который поступает на выход 31 устройства как признак ошибки, а низкий уровень напряжения с его инверсного выхода запрещает прохождение импульсов переноса счетчика 4 через элемент И 21 на вход счетчика 5. Таким образом, на выходах 26 Фиксируется код, соответствующий адресу отказавшего ряда запоминающих микросхем накопителя б, который совместно с кодом на выходах 30 позволяет локализовать .неисправность с точностью до одной микросхемы накопителя б. Получив сигнал с выхода 31, внешний процессор считывает информацию с выходов 26 и 30 и выстав- ляет высокий потенциал на вход 32 как признак продолжения контроля. Пос. ле прихода очередного импульса переноса счетчика 4 элемент И 22 открывается и возвращает триггер 20 в исходное состояние, на втором входе элемента И 21 оказывается высокий уровень напряжения и в счетчик 5 прибавляется единица. Затем начинается считывание из следующего ряда запоминающих микросхем накопителя б, Получив признак конца контроля по выходу 33, внешний процессор либо подключает резервное запоминающее устройство (при значительном числе неисправностей), либо обходит при решении задачи отказавшие области памяти накопителя б, что нетрудно осуществить, так как они определяются старшими разрядами адреса на выходе 26. Для возобновления конт-. роля устройства по рассмотренному алгоритму необходимо подать на него сигнал предварительной установки.После появления единицы на выходе ЗЗ как признака конца контроля внешние устройства системы могут начать обмен с накопителем б. В режиме записи адрес выбранной ячейки по входам 25 поступает в регистр 1, а признак записи по входам 27 - в генератор 8, Последний стробирует селекторы 2 и 3, разрешая прохождение адреса с регистра 1, и обеспечивает режим записи в наКопитель б установкой низкого потенциала на входе элемента ИЛИ 24. Записываемое число поступает на входы 28 и через регистр 9 на входы накопителя б. В режиме считывания на вход элемента ИЛИ 24 с генератора 8 выдается высокий потенциал, обеспечивая чтение ячейки нако7 1022224 8пнтеля б по адресу, поступившему в . ются для ЗУ основными, то надеаиость регистр 1. Считанное число через ре устройвтва значительно возрастает, гнстр. 9 проходит на.выходы 29 и в проводитьйроФилактическяй контроль блок 10 контроля, где определяется устройства до начала рещения задачиналичие. овибки.без использования стендового оборудо-Предлагаемое устройство позволяет 5: заявя,.организовать программным пусущественно повысить достоверность тем обход отказащаих областей накопи- контроля за счет выявления ошибок .и- теля.па закрепления нуля или единицы, а. предлагаемое устрсЖство отлнчаеттакае проверкиадресного тракта, так .ся более высокой надеаностьа,по сравкак неисправности данного вида явля О нению с известным.13ф щ щ Ев ще тщеаиащ е щ ал ППП "Патент", г, Уагород, ул. Проектная, 4Тирах 594 ПИ Государственного коми о делам изобретений и о , Москва, %-35, Раущска Подписноетета СССРрытийнаб д. 4 Л ар