Буферное запоминающее устройство

СОЮЗ СОВЕТСНИКЩНцидПцнщиРЕСПУБЛИК9 аа С 11 С 9 00 ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССРЙО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯ с(56) 1. Авторское свидетельство сссР В 716063, кл. б 11 С 9/00, 1978.2. Авторское свидетельство СССР Ю 798998, кл. С 11 С 9/00, 1979 (прототип).(54)(57) БуфБРН 0 Б ЗАП 04 ИНАО;ББ уС 1- РОЙСТВО, содержащее группы Э-К-триггеров, причем инверсный выход одного триггера каждой из групп подключен к, 3 -входам других триггеров данной группы, С-входы которых объединены и являются первым информационным входом устройства, 1-входы всех триггеров объединены и являются первым управляющим входом устройства, 7-вход одного триггера первой группы Э-К-триггеров является вторым управляющим входом устройства, й" вход другого триггера первой группы3-К-трйггеров является третьим управ.ляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, оно содержит элемент ИЛИ и элемент задержки, выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым инбормаиконным входом устройства, другой вход элемента ИЛИ подключен к С-входам другик триггеров, %-входы одних триггеров подключены к В-входу другого триггера первой группы Э-К-триггеров, прямой выход. одного триггера каждойиз групп Э-К -триггеров подключен к Э-входу одного триггера и к -входу других триггеров последующей группы .3-К -триггеров, выходы других триггеров являются информационными входами устройства.Изобретение относився к автоматикеи вычислительной технике и предназначено для накопления информационныхсигналов в порядке их поступления,Известно буферное запоминающееустройство, содержащее управляющие и 5запоминающие ячейки, состоящие изчетыреХ трехвходовых элементов И-НЕ,а управляющая ячейка состоит из элемента 3"2 ИИЛИ. Первый и второй входы первой группы входов управляющей ячейки соединены с соответствующими элементами И-НЕ запоминающейячейки этого каскада, третий входпервой группы входов соединен ссоответствующей входной шиной, а выход элемента 3-2 ИИЛИ соединен спервым входом ьторой группы входовэтого элемента, с входом подготовки и вторым входом второй группывходов элемента 3"2 ИИЛИ предыдущего каскада, Вход установкипоследнего каскада является входомустановки всего устройства 1.Недостаток данного устройства -его сложность, выражающаяся в значительных затратах элементов и большом количестве связей между ними.Наиболее близким к предлагаемому по технической сущности являетсяустройство, содержащее два запоминающих элемента, выполненных наЭО3-К-триггерах, элемент управления,выполненный на элементе И-НЕ, двеинформационные шины, шину сброса,шину Формирования "О", причем К -входы 3-К -триггеров подсоединены к шине 35формирования "0", нулевой выходпервого Э-К-триггера соединен с одним из входов элемента И-НЕ и 3 -входом второго Э-К -триггера, С-вхо-ды Э-К-триггеров соединены соответственно с информационными шинами,К -входы 3-Х -триггеров подключенык шине сброса, другой вход элемен. та И-НЕ подсоединен к нулевому выходу второгоЭ-К-триггера и Э -входупервого Э-К -триггера, выход элемента И-НЕ соединен с выходом ячейкипамяти 2).Однако данное устройство недостаточно надежно в работе.Цель изобретения - повышение надежности буферного запоминающегоустройства,Поставленная цель достигаетсятем, что буферное запоминающее устройство, содержащее группы Э-М "триггеров, причем инверсный выход одного триггера каждой из групп подключен к 3-входам других триггеровданной группы, С-входы которых объединены и являются первым информационным входом устройства, 1(-входывсех триггеров объединены и являютсяпервым управляющим входом устройства, Э-вход одного триггера первойгруппы Э-к "триггеров является вторым 65 управляющим входом устройства, К -вход другого триггера первой группы Э -К- .триггеров является третьим управляющим входом устройства, содержит элемент ИЛИ и элемент задержки, выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым информационным входом устройства, другой вход элемента ИЛИ подключен к С-входам других триггеров, Я -входы одних триггеров .йэдключены к-входу другого триггера первой группы ЗК -триггеров, прямой выход одного триггера каждой из групп Э-К-триггеров подключен к Э-входу одного триггера и к К -входу других триггеров послдующей группыК"триггеров, выходы других триг-, геров являются информационными вхо-, дами устройства.На чертеже приведена Функциональная схема предлагаеиого устройства,Устройство содержит группы У.К -триг. геров 1 и 2, управляквЯв входы 3 - 5 и информационные входы б и 7, элемент 8 задержки и элемент ИЛИ 9.Устройство работает следующим образом.В исходном состоянии всеЭ-К-триггеры 1 и 2 обнулены. На управлякпцем входе 3 сброса присутствует сигнал ф 1 ф. Первый Э-К-триггер 1 первого разряда готов для приема инФоряацни по информационному входу 7 логических "1", второй Э-К -триггер первого разряда также готов для приема информации через элемент 8 задержки и элемент ИЛИ 9 с входов 6 (логических "О") и 7, на которых присутствует сигнал фО". Первые Э-К-триггеры 1 последующих разрядов закрыты во к - входу сигналом "Оф с единичных выходов вторых 3-К-триггеров 2 предыдущих разрядов .При поступлении информационного сигнала ф 1", например, по входу 7 срабатывает 3-Х-триггер 1 первого разряда, 3-К -триггер 2 первого разряда также срабатывает от этого сигнала, прошедшего через элемент ИЛИ 9 и задержанного элементом.6 задержки. Условием срабатывания вто- рогоЭ-К-триггера 2 первого разряда является подключение его Э-входа к входу 5 Формирования сигнала ф 1 ф.При поступлении информационного сигнала ф 1 ф по информационному входу б срабатывает только второйЗ-К" триггер 2. При срабатывании второй Э-К -триггер 2 сигналом фОф со своего нулевого выхода запрещает дальнейшую работу первого 7 Ф-трите гера 1 этого же разряда по вго -.) -входу как в случае его срабаемвания (или записи "1"), так и 4 случае отсутствия срабатывания. ВтоЗаказ 4749/56 Тираж 594 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035,Москва, Ж, Раушская наб., д. 4/5 Филиал ППП "Патент", г. ужгород, ул. Проектная, 4 рые Э-В -триггеры 2 срабатывают припоступлении сигнала ф 1 ф по любомуинформационному входу б или 7 иподготавливают к работе со своегоединичного выхода первый Э-К -триггер 1 1 но К-входу) и второй 34-триггер 2 (,по Э-входу) следующего разряда. Поступление следующих информационных импульсов иа информационнья входы б и 7 не изменяет состояния первых,Ж-триггеров 1 и вторых:М"триггерав 2,так как -входкаждого триггера подключен к входу4 Формирования ФОф. При поступленииинформации в последний разряд с единичного выхода второго д.-К -триггера 52 последнего разряда снимается сигнал ф 1 ф о переполнении устройства.Элемент 8 задержки задерживает импульсы, поступающие на вторые 3-Ктриггеры 2, относительно импульсов,поступающих на первые ЭМ-триггеры 1,для более надежного их рабатывания,т.е, вторые Э .триггеры 2 срабатывают позжепервых ЗК-триггеров иобеспечивают надежное эапирание первых 3-Ктриггеров 1 только после их срабатывания,В качестве элемента 8 задержки можно использовать, например, два элемента НЕ, включенных последовательно." Буферное запоминающее устройствоможет быть выполнено многоканальным. В этом случае количество вторыхЗ-К -триггеров 2 остается такимже, как в одноканальном варианте,а увеличивается, соответственноколичество первых 3-К -триггеров 1и количество входов элемента ИЛИ 9.Таким образом, предлагаемое устройство по сравнению с прототипом,обладает большей надежностью засчет уменьшения количества логических элементов на 15 и связей междуними на 22 в случае выполнения егоодноканальньи. При многоканальномвыполнении буФерного запоминающегоустройства количество логическихэлементов уменьшается на 57 и связей на 22,