Запоминающее устройство

)5 Г 11 С 1/Од Оийства и ройства, тройство 3ааЬ на вх ы 2од пр ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМПРИ ГКНТ СССР САНИЕ ИЗОБ РСНОМУ СВИДЕТЕЛЬ(56) Иурога С. Системное проектиронние сверхбольших интегральных схем.М.: Мир, 1985, т. 1, с. 8,Каталог "Мешогу ргос 1 псз ФирмыМоеого 1 а Яешдсопйисогз, 1979, Ивейцария, 58-С 79/25,0, р, 3-34,(54) ЗАПОМИНАМ 11 ЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может быть испольвовано в циФровых системах ЭВМ, системах автоматики в качестве сверхоперативного запоминающего устройства (СОЗУ) .Цель изобретения - повышение быстродействия устройства.На чертеже изображена структурная схема запоминающего устрочстна.Устройство содержит блок 1 Формирователей записи, инФормационные входы которого являются инФормационными вхо фами 2 устройства, а управляющий вход является входом 3 синхронизации устройства, Устройстно также содержит накопитель 4, дешиФратор 5 записи, инФормационный вход которого является входом 6 "Адрес записи", тре тий 7, первый 8 и второй 9 мультиплексоры считывания, третий 10, пер 2тельной технике и может бытьспользонано в циФровьм системах ЭВИ, системах автоматики в качестье сверхоперативного запоминающего устройства. Цель изобре".ения - повьшение быстродействия устройства. Устройство еодержит блок 1 Формирователей записи, накопитель 4, дешиФратор 5 записи, мультиплексоры 8,9 считывания, дешиФраторы 10, 11, 12 считывания, буФерные блоки 16,17,18. Устройство ориентировано на использование в качест 1. сверхоперативного запоминающего устройства при проектировании мпкропроцессорньм систем. 1 ил. вый 11 и второй 12 дешиФраторы считы.вания, входы которьм являются соотнет ственно входом 13 "Третий адрес считывания, входом 14 "Первый адрес считывания", входом 15 "Второй адрес счи тывания" устройства, Устройство также содержит третий 16, первый 17 и нтсрой 18 буферные блоки, ньмоды которых являются соответственно третьим 19, первым 20 и вторым 21 инФормационными выходами устройства. На чертеже обозначены первый 22 и второй 23 входызадания режима работы устроуправляющие входы 24-26 устРаботает запоминающее усследующим образом.ИнФормация, поступающаяустройства, может быть записана и поступлении импульса записи на вход синхронизации через блок 1 в накопитель 4 по адресу, дешиФрируемому де 1575797иифратором 5 записи и поступающему навход 6, и или) может быть считанаЧерез мультиплексоры 7,8 и блоки 16,17 на выходы 19,20 при наличии раэрещающего сигнала на входах 22,23 и науправляющих входах 24-26. Информация,записанная в накопитель 4, может бытьсчитана независимо по любому из выходов 19-21 по адресам, задаваемым на.входах 13-15. Сигналы, поступающиена входы 22,23, определяют режим прохождения информации; минуя накопитель4 или считывание с накопителя 4. 1 О Формула изобретенияЗапоминающее устройство, содержащее накопитель, блок АЬрмирователей записи, дешифратор записи, первый и второй мультиплексоры считывания, первый и второй дещифраторы считывания, первый и второй буферные блоки, причем информационные входы блока формиРователей записи являются ин 1 ЬормационНыми входами устройства, выходы бло ка формирователей записи подключены к информационным входам накопителя, входы выборки которого соединены с выходами дешифратора записи, управляющие входы блока формирователей записи и дешифратора записи объединены и являются входом синхронизации записи устройства, информационный вход дещифратора записи .является входом "Адрес записи" устройства, первая группа выходов накопителя подключена к соответствующим информационным входам первой группы первого мультиплексора считывания, адресные входы которого подключены к выходам первого деиифратора считывания, вход которого является входомПервый адрес считьвания" устройства, вторая группа выходов накопптеля подключена к соответствую им информационным входам второго мультиплексора считывания, адресные входы которого соединены с выходами второго леипИратора считывания, вход которого является входом Второй адрес считы 11вания устройства, выходы первого и второго мультиплексоров считывания соединены соответственно с информационными входами первого и второго буферных блоков, выходы которых являются соответственно первым и вторым информационными выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устфройства, в него введены третий ь 1 уль-, типлексор считывания, третий дешифратор считывания и третий буферный блок, выход которого является третьим информационным выходом устройства, первая группа информационных входов третьего мультиплексора считывания подключена к выходам первой группы накопителя, информационные входы второй группы первого и третьего мультиплексоров считывания поразрядно объединены исоединены с соответствующими информационными входами устройства, выходытретьего мультиплексора считывания подключены к информационным входам третьего буферного блока, адресные входы третьего мультиплексора считывания подключены к выходам третьего дещийратора считывания, вход которого является входом "третий адрес считывания" устройства, управляющие входы первого и третьего мультиплексоров считывания являются соответственнопервым и вторым входами задания режима устройства, управляющие входы буферных блоков являются одноименными входами устройства.1575797 амборская кто едактор Т.Орловская од эобретениям Ра ая изводственно-издательский комбинат "Патент", г. Ужг ул. Гагарина, 101 ставитель В.Рудаков хред М.Ходанич К.Заказ 2300 Тираж 354 ВНИИПИ Государственного комитета по113035, Москва, Жсноеоткрытиям при ГКНТ 0 Сд. 4(5