Оперативное запоминающее устройство с коррекцией ошибок

(51Ме,Ища СПИ Кузьмин,Сушко ЩЕЕ УСБОК асти выи к запотречной ь испольых схем,й 9 и второй 10 управрмационные выходы 1орой 13 и третий 14 мунт ИЛИ 15, триггер 167 импульса.стройство работает сле оды, а втор О, оры, ф рова-д ляющие в , дешифр льтиплек и форми перв инфо 12, вт элем тель ующим обр зо ГОСУДАРСТВЕННЫЯ КОМИТЕТПО ИЗОБРЕТЕНИЯМ и ОТКРЫТИЯПРИ ГКНТ СССР(57) Изобретение относи ся к облчислительной техники, в частностминающим устройствам со вскоррекцией ошибок, и можа; бытзовано при создании интегральн Изобретение относится к вычислительной технике, в частности к запоминающим устройствам со встроенной коррекцией ошибок, и может быть использовано при создании интегральных схем,Цель изобретения - расширение функциональных возможностей устройства за счет контроля состояния накопителя в процессе эксплуатации,На чертеже представлена структурная схема оперативного запоминающего устройства с коррекцией ошибок.Устройство содержит накопитель 1, первый мультиплексор 2, формирователь 3 конгрольных разрядов, блок 4 управляемых инвертороо, формирователь 5 синдрома, входы 6 управления накопителем, информационные входы первой 7 и второй 8 групп,Целью изобретения является расширение функциональных возможностей устройства эа счет контроля состояния накопителя в процессе эксплуатации. Устройство содержит накопитель, формирователь контрольных разрядов, формирователь синдрома, дешифратор, блок управляемых инверторов, первый, второй и третий мультиплексоры, элемент ИЛИ, триггер и формирователь импульса. Цель изобретения достигается тем, что в процессе эксплуатации сигнал ошибки, формируемый элементом ИЛИ по ненулевому синдрому, фиксируется в триггере. В режиме тестирования состояние триггера через второй и третий мультиплексоры выводится на информационные выходы дляанализа. 1 ил,Пусть число информационнцх разрядов Сд в записываемом в накопитель 1 слове данных равно восьми. Следовательно, при использовании кода Хэмминга число контрольных разрядов, формируемых блоком 3, равно четырем. Тогда вины входных информационных разрядов произвольно разбиваются на две группы 7 и 8, содержащие по четыре шины.В основном рабочем режиме, при кото. ром на управляющих входах 9 и 10 поддер 1644233живаются, положим, сигналы уровней "1" и "0" соответственно, мультиплексор 2 пропускает на входы контрольных разрядое накопителя 1 сигналы с выходов Формирователя 3 контрольных разрядов, второй мультиплексор 13 - сигнал с выходов информационных разрядов накопителя, а дешифратор 12 осуществляет расшифровку кода синдрома для последующего исправления ошибок в блоке 4 управляемых инверторов.В тестовых режимах осуществляется проверка работоспособности ЭП накопителя 1 хранения информационных и контрольных разрядов слов данных. При этом при поддержании в режиме записи на входе 10 сигнала уровней сооветственно "1" или "О" осуществляется запись в ЭП накопителя 1 хранения контрольных разрядов либо с информационных входов 7 первой группы, либо с выходов схемы формирователя контрольных разрядов. Запись инФормации с входов 7 необходима для прямой проверки работоспособности ЭП контрольных разрядов,В тестовых режимах считывания сигналом входа 9 уровня логического "О" может быть запрещено инвертирование блоком 4 выходных сигналов второго мультиплексора 13, т.е. запрещается коррекция ошибок. Это необходимо для осуществления собственно прямой проверки работоспособности всего накопителя 1. В таком цикле проверки при поддержании на входе 10 сигнала низкого уровня на выходы 11 через второй мультиплексор 13 сигналы поступают непосредственно с выходов информационных разрядов накопителя 1 (первые две группы входов второго мультиплексора 13), а при установке его равным единице на выходы 11 поступают 4-разрядный код с выходов контрольных разрядов накопителя 1 (третья группа входое второго мультиплексора 13) и 4-разрядный код с выходов третьего мультиплексора 14 (четвертая группа входов второго мультиплексора,33).Рассмотрим более подробно сигналы, формируемые на выходах третьего мультиплексора 14.Поскольку в режиме проверки ЭП информационных разрядов накопителя 1 на входы мультиплексора 13 поступает 8-разрядный код, а при проверке ЭП контрольных разрядов - 4-разрядный код, то оставшиеся четыре входа мультиплексора 33 могут быть использованы для вывода полезной для разработчика (пользователя) информации. Такой информацией является, например, 4-разрядный код синдрома, Формируемый схемой 5. На этапе тестирования ОЗУ анализ кодов синдрома позволяет сде 15 20 30 35 40 50 55 латьвывод а работоспособности схем каррекции сшибок, а при обычной эксплуатации ОЗУ - о наличии сшибки в считываемом из накопителя слове,Для осуществления контроля за состоянием накопителя и за условиями эксплуатации устройства в состав ОЗУ введен также элемент ИЛИ 15 и триггер 16. Если при считывании слова из накопителя 1 в нем схемой 5 формирования синдрома обнаружена ошибка (ненулевой код синдрома), на выходе элемента ИЛИ 15 буде сформирован сигнал логической "1", а триггер 16 переключится в состояние "1", Такое состояние триггер 16 будет сохранять до момента вывода информации о нем на выходы 11 устройства. Для этсга на вход 10 поступает сигнал высокаа уровня, переключающий мультиплексор 13 на вывод информации с выходов мультиплексора 14. Если на этапе подобной проверки на выходе элемента ИЛИ 15 установлен сигнал уровня логического "О" ,т,ее данный момент из накопителя 1 считывается слово, не содержащее ошибок), то на соответствующие выходы третьего мультиплексора 14 сигналы поступают с выхода трипера 16 ошибки, При этсм, если триггер 16 находится в нулевом состоянии (т,е с момента предшествующей проверки не были зарегистрированы ошибки в считаннь х словах данных), на выход мультиплексора 14 поступает код ОООО. Таким образом, наличие кода ОООО на выходах мультиплексора 14 указывает на та, что как на этапе предшествующей проверки, так и при данном конкретном обращении к накопителю 1 ошибки не были зарегистрированы.Если триггер 16 установлен в состояние логической "1" (т.е., за время, прошедшее с момента скончания предыдущей проверки, в считанныу из накопителя словах была обнаружена па крайней мере одна ошибка), навьходы мультиплексора 16 поступает код 1111. При этом кодирующая матрица формирования контрольных разрядов всегда может быть выбрана для кода Хэмминга (12,8) такой, чта при однократных ошибках код синдрома никогда не будет равен 1111. Поэтому, если на этапе рассматриваемой проверки на выходах 11 устройства присутствует подобный код, это однозначно указывает на отсутствие ошибки в выводимом иэ накопителя слове в данный момент и на регистрацию ошибки (или ошибок) на предшествующем этапе проверки.Если при такой проверке на выходе элемента ИЛИ 15 появляется сигнал логической "1", следовательно,в считанном йз накопителя 1 слове зарегистрированаошибка, и на выходы мультиплексора 14 поступают сигналы кода синдрома вывод сигнала о состоянии триггера 16 в таком случае не будет сообщать какую-либо дополнительную полезную информацию, поскольку этим же сигналом уровня "1" элемента ИЛИ 15 триггер 16 будет установлен в состояние логической "1").Установка триггра 18 ошибки происходит сигналом схемы ИЛИ 15 (в начале работы устройства он установлен в состояние логического "0"), а сброс осуществляется в конца каждого этапа проверки с помощью сигнала формирователя 17, который выделяет импульс требуемой длительности при поступлении фронта спада сигнала на управляющем входе 10 (такая проверка может занимать как один, так и несколько циклов обращения к накопителю 1).Формула изобретения Оперативное запоминающее устройство с коррекцией ошибок, содержащее накопитель, первый мультиплексор, формирователь контрольных разрядов, формирователь синдрома, блок управляемых инверторов, причем входы информационных разрядов первой и второй групп накопителя являются информационными входами устройства и соединены с вхацами формирователя контрольных разрядов, адресные и управляющие входы накопителя являются одноименными входами устройства, а выходы информационных и контрольных разрядов подключены к входам формирователя синдрома, выходы блока управляемых инверторов являются информационными выходами устройства, о т л и ч аю щ е е с я тем, что, с целью расширения функциональных вазможностей устройства за счет контроля состояния накопителя в процессе эксплуатации, в устройс 1 ва введены второй и третий мультиплексоры, дешифратао, элемент ИЛИ, триггер и формирователь импульса, причем инфарма цианные входи первой и второй групп первого мультиплексора соединены соответственно с выходами формирователя контрольных разрядов и с информационными входами второй группы накопителя, вхо ды контрольных разрядов которогоподключены к выхоДам второго мультиплексора, выходы формирователя синхрома соединены с входами элемента ИЛИ, с информационными входами первой группы 15 втоааго мультплексора и с информационными входами дешифратора, управляющий вход которого является первым управляющим входом устройства, а выходы подклюцены к первым входам блока управляемых 20 инверторов, вторые входы которого соединены с выходами второго мультиплексора, информационные входы первой группы которого подключены к выходам информационных разрядов накопителя, одни 25 информационные входы второй группы второго мультиплексора соединены с выходами третьего мультиплексора, другие информационные входы второй группы подключены к выходам контрольных разрядов 30 накопителя, а управляющий вход второгомультиплексора является вторым управляющим входом устройства и соединен с управляющим входам первого мультиплексора и с входом формирователя импульсов, выход 35 которого подключен к синхровхаду триггера, информационный вход которого подкл ючен к выходу элемента ИЛИ и к управляющему входу третьего мультиплексора, информационные входы второй груп пы которого саединень, с выходом триггера.Корректо оль пиц актор роизводственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101 акаэ 1244 ВНИИ Составитель О, Ис Техред М,Моргент Тираж 356 Подписноесударственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4 Я