Аналоговое запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
По сигналу "Запись" на входе 17 разрешения записи устройства в счетчик 5 записывается адрес канала устройства. С выхода счетчика 5 адрес . канала поступает на входы адреса блока 4 оперативной памяти и управления коммутатора 2. После задержки определяемой элементом 7 задержки, сигнал записи поступает на входы установки Б триггера 9 и разрешения записи блока 4 оперативной памяти и вызывает установку триггера 9 в еди" ничное состояние и запись цифровой ,информации, поступающей на входы 15 устройства, в ячейки памяти блдка 4, В результате на его выходах появляется цифровая информация, которая далее поступает на входы цифроаналогового преобразователя 3. По истечении времени 1 на выходе цифроаналогового преобразователя 3 устанавливается аналоговая величина, соответствующая цифровой информации на входе 15 устройства, а по истечении времени С 1 с момента установки триггера 9 в единичное состояние, которое определяется параметрами элемента 8 задержки, на входе разрешения коммутатора 2 появляется сигнал разрешения, который вызывает подключение соответствующего блока 1 аналоговой памяти к выходу цифроаналогового преобразователя 3, после чего происходит собственно запись аналоговой информации в блок аналоговой памяти, продолжающаяся до 35 появления сигнала по истечении времени з на выходе элемента 6 задержки, который вызывает по очереди обну- ление триггера 9 и тем самым запирание ячеек памяти блока 4 оперативной 40 памяти, обнуление элемента 8 задержки и тем самым выкпючение коммутатора 2 по входу разрешения, обнуление элемента 6 задержки. Задним Фронтом выходного сигнала элемента 6 задержки 45 запускается одновибратор1, передним Фронтом которого обнуляется счетчик 5. По заднему Фронту выходного сигнала 50 одновибратора 11 по истечении времени й процесс записи заканчивается, и устройство переходит в режим хранения. Время записи й от начала им.- пульса записи на входе 17 устройства55 до установления аналоговой величины / на выходе блока 1 аналоговой памяти определяется 1= й, + Сй + 1 .при этОм 1 С г, Са По сигналу включения регенерации на вхопе Б второй триггер 10 устанавливается в единичное состояние и начинается процесс регенерации, При этом выходной сигнал триггера 10, поступающий на вход 0 непосредственно, а через логический элемент 13 ИСКЛЮЧАЮЩЕЕ ИЛИ на вход С триггера 9, устанавливает последний в единичное состояние, что вызывает появление сигнала на входе разрешения (выбор кристалла) блока 4 оперативной памяти, на выходе которого появляется цифровая информация, записанная в его ячейки памяти с нулевым адресом в соответствии с сигналами, поступающими с выхода счетчика 5 на входы адреса блока 4 оперативной памяти и входы управления коммутатора 2, благодаря чему подготавливается включение канала коммутатора 2 с нулевым адресом.По истечении времениэлементай 8 задержки на вход разрешения коммутатора 2 поступает сигнал, по которому к выходу цифроаналогового преобразователя 3 подключается блок 1 аналоговой памяти с нулевым адресом. Начинается подзаряд запоминающего элемента блока 1 памяти. Время подзаряда 1 .определяется элементом 6 задержки и устанавливается сигналом, поступающим на его вход управления с триггера 10, так чтосПо истечении времени С обнуляется триггер 9, что вызывает запирание ячеек памяти блока 4 оперативной памяти и коммутатора 2 по входу разрешения, а на выходе элемента 6 задержки устанавливается логический "Ноль"1 что вызывает запуск одновибратора 11 сигналом с выхода логического инвертора 14, Передним Фронтом сигнала с выхода одновибратора 11, подаваемого на счетный вход счетчика 5, содержание последнего наращивается на единицу, а задним фронтом того же сигнала, подаваемого на вход С триггера 9 через логический элемент 13 ИСКЛ)- ЧАЮЩЕЕ ИЛИ, триггер 9 устанавливается в единичное состояние. С этого момента начинается регенерация аналоговой информации в канале с адресом 1. По окончании регенерации этого канала содержимое счетчика 5 опять наращивается на единицу, после чего производится регенерация в следующем канале. Таким образом будет происходитьрегенерация последовательно всех кана 5 1 360936 лов устройства до появления на выхо- торого соединены с информационными де переполнения счетчика 5 сигнала входами блоков аналоговой памяти, цифпереполнения. Этот сигнал, появляющий- роаналоговый преобразователь, вход ся как реакция счетчика 5 на передний которого соединен с выходом блока опефронт сигнала одновибратора 11, обну- ративной памяти, информационный вход5ляет триггер 10, инверсный выходной блока оперативной памяти является инригнал которого, собранный по И с вы- формационным входом устройства, счетходным сигналом одновибратора 11 логи- чик, о т л и ч а ю щ е е с я тем, ческим элементом И 12, обнуляет что, с целью повышения быстродействия, счетчик 5. Еа этом процесс регене- помехозащищенности и расширения обласрации каналов устройства заканчива- ти применения устройства за счет создается, и оно переходит в режим хране- ния режима регенерации информации внешним сигналом, в него введены элементыВремя регенерации й определяется 15 задержки, триггеры, элементы И, инвертор, одновибратор и элемент ИСКЛ 1 ОЧА 11 ЩГЕ ИЛИ, выход которого соединен ср = Я + з + С)М,где И - количество каналов устройства,Быстродействие предложенного устройства повьппается благодаря тому,что аналоговая величина на выходе соответствующего блока аналоговой памяти устанавливается непосредственнопосле записи цифровой информации вячейки блока оперативной памяти завремя, необходимое для установки аналоговой величины на выходе цифроаналогового преобразователя и сменыаналоговой величины в блоке аналоговой памяти.Кроме того, в режиме регенерациив предложенном устройстве происходит.только регенерация, т.е. возобновление аналоговой информации в каждомиз блоков аналоговой памяти, на чтонеобходимо время меньшее (в пределаходного канала), чем для ее смены. Таким образом, регенерация каналов вустройстве происходит быстрее, чемв прототипе, так какс С , Уменьшение уровня помех в устройстве достигается за счет организации режимахранения, при котором в устройствеотсутствуют переключения.Дополнительная возможность синхронизации процесса регенерации в устройстве обеспечивается наличием входаразрешения регенерации и организациейпроцесса регенерации с нулевого адреса устройства,формула и зобр ет енияАналоговое запоминающее устройство, содержащее блоки аналоговой па" мяти, выходы которых являются выходами устройства, коммутатор, выходы ковходом синхронизации первого триггера,прямой выход второго триггера соеди нен с управляющим входом первого элемента задержки, с информационным входом первого триггера и с первым вхо- дом элемента ИСКЛРЧА 1)Г 1 ГГ ИЛИ, второйвход которого соединен с входом син хронизации счетчика, с первым входомэлемента И и с выходом одновибратора,вход одновибратора соединен с выходоминвертора, вход которого соединен свыходом первого элемента задержки и ЗО входом установки в Ноль" первоготриггера, вход установки в "Гдиницу"первого триггера соединен с выходомвторого элемента задержки и входомразрешения записи блока оперативнойпамяти, вход разрешения выбора информации которого соединен с выходомпервого триггера и входом третьегоэлемента задержки, выход третьегоэлемента задержки соединен с информа О ционным входом первого элемента задерж"ки и с первым управляющим входом коммутатора, второй управляющий входкоторого соединен с адресным входомблока оперативной памяти и с информа ционным выходом счетчика, выход переполнения счетчика соединен с входомустановки в "Ноль" второго триггера,инверсный выход которого соединенсо вторым входом элемента И, выход 50 элемента И соединен с входом установки в "Ноль" счетчика, вход разрешения приема информации счетчика является входом разрешения приема информации устройства и соединен с входомвторого элемента задержки, выход цифроаналогового преобразователя соединен с информационным входом коммутатора, вход установки в "Гдиницу" вто. рого триггера является входом разре-8 1364093 равления режимом устройства,щения регенерации устройства, входданных счетчика являешься входом упактор Е. Гиринска ел Г 1.дидык Корректор С. Некм Производственно-издательский комбинат "Патент", г.ужгород Гагарина,10 аказ 2561 Тираж 346 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Иосква, Ж, Раушская наб., д. 4/5
СмотретьЗаявка
4034018, 07.03.1986
ПРЕДПРИЯТИЕ ПЯ В-8495
ШАРОМЕТ С. Н, ПЕТУХОВ А. Е
МПК / Метки
МПК: G11C 27/00
Метки: аналоговое, запоминающее
Опубликовано: 30.05.1991
Код ссылки
<a href="https://patents.su/4-1364093-analogovoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Аналоговое запоминающее устройство</a>
Предыдущий патент: Устройство автоматического отключения телевизионного приемника
Следующий патент: Устройство формирования сигнала отсчета для дифференциального кодера изображений
Случайный патент: Устройство для наложения шва