Оперативное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(51) 5 ИЗОБРЕТЕНИЯ ПИС АВТОРСКОМУ ДЕТЕЛЬСТВУ овательски/00, 1986.ОМИНАЮЩЕЕ У тся к области вычисет быть испольэоваойства обработки й графики. Устройстбыстродействие при битовых плоскостей образования й-разступающего на вход ержащего информаовой плоскости, в й ядов каждого йз кочению одного иэ злети, и последующей дин цикл обращения памяти в соответстультате формируется битовой плоскости,Изобретение относится к вычислительой технике и может быть использовано при оздании устройств обработки иэображеий и машинной графики,Известно ОЗч, позволяющее осуществять запись и считывание информационного лова иэ произвольной ячейки в соответствленным.на ства являетия областей ей выполнялово за слония битовых ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР(57) Изобретение относилительной техники и можно при создании устризображений и машинново позволяет повыситьформировании в памятиза счет аппаратного прерядногО слова данных, поданных устройства и содцию о й элементах битслов, значения всех раэрторых соответствуют энаментов битовой плоскосзайиси этих й слов за ок устройству в й блоковвии с кодом маски. В резй-разрядный фрагмент номер которой соответствует номеру разряда кода маски, имеющего значение логической единицы, Высокое быстродействие достигается за счет введения мультиплексора; осуществляющегося в зависимости от режима передачу на вход дешифратора адресного кода размерностьюо 92 И, вырабатываемого формирователем адреса, или о 92 Й младших разрядов адресной шины;формирователя адреса, вырабатывающего в режимах блочной записи и записи битовой плоскости последовательность од 2 Й-раз. рядных кодов от 000 до 111, с помощью которых осуществЛяется последовательно выборка каждого из й регистров, фиксирующих данные, подлежащие записи в соответствующие блоки памяти, преобразователя данных, осуществляющего формирование данных, подлежащих записи в блоки памяти, в соответствии с режимом работы устройства;фиксатора маски, осуществляющего защел- .кивание кода маски, с помощьюкоторого маскируется запись йроиэвольных разрядов во все й блоков памяти; блоков маски, которые в соответствии с кодом маски осуществляют блокирование записи всоответствующйе разряды блоков памяти: регистров, осуществляющих временную буферизацию данных, подлежащих записи в блоки памяти. 8 ил. ОфЬЭ вии с адресным кодом, устано входах адреса устройства,Недостатком такого устрой ся то, что процедуры заполнен памяти однотипной информаци ются в нем последовательйо с вом, а процедура формирова) ( /г Одгсс фф сф ссц с Н нсвт ф н и с есии Н М/4 У 1 у Ф Ф Фсакэ 1+У(11751812 З ходите Эаннь(с Го)ерж износ еистре 8 Яя 7и РД Убч и г.8 Составитель А.Кудрявцеведактор Е,КопчаТехред М.Моргентал Корректор Н.Ревская Заказ 2695 Тираж Подп ВНИИПИ Государственного комитета по изобретениям и о 113035, Москва, Ж, Раушская наб., 4изводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагар 4 4/Аг к 3 Я Рб,Кр. оеытиям при ГКНТ Сплоскостей хранящегося в памяти информационного массива выполняется последовательно бит за битом и требует двух циклов обращения к устройству на один бит(чтение ячейки памяти - модификация требуемого бита - запись в ячейку памяти). Здесь и далее под битовой плоскостью следует понимать совокупность одноименных разрядов всех ячеек памяти ОЗУ, Например, 1-я битовая плоскость образована 1-ми разрядами всех ячеек памяти,Наиболее близким к предлагаемому является устройство, содержащее блоки памяти, адресные входы которых являются адресными входами первой группы устройства, дешифратор, входы которого являются адресными входами второй группы устройства, информационные входы и выходы блоков памяти являются соответственно информационными входами и выходами устройства, элементы И первой группы, элементы И второй группы, причем выходы дешифратора подключены к первым входам соответствующих элементов И первой и второй групп, выходы элементов И первой группы подключены к входам чтения соответствующих блоков памяти, вторые входы элементов И первой группы объединены и являются входом чтения устройства, вторые входы элементов И второй группы объединены и являются входом записи устройства, элементы ИЛИ, выходы которых подключены к входам записи соответствующих блоков памяти, первые входы подключены квыходам элементов И второй группы, а вторь 1 е входы объединены и являются входом групповой записи устройства. Данное устройство обеспечивает запись и считывание информационного слова из произвольной ячейки, а также одновременную запись одного и того же информационного слова в й ячеек, где й - число блоков памяти,Недостатком известного устройства является то, что процедура формирования битовь х плоскостей размещенного в памяти информационного массива может быть выполнено только последовательно бит за битом, При этом на каждый бит приходится два цикла обращения к устройству чтение содержимогО ячейки памяти - модификация требуемого бита - запись в ячейку памяти),Целью изобретения является повышение быстродействия при формировании в памяти битовых плоскостей за счет формирования за один цикл обращения к устройству й-разрядного Фрагмента битовой плоскости, где й - разрядность входной инФормационной шины устройства, Здесь и далее под Фрагментом битовой плоскости следует понимать совокупность последова 10 15 40 которого обьединен с адресными входами блоков памяти, второй адресный вход объединен с первым информационным входом мульти 50 20 25 30 35 тельно расположенных одноразрядных элементов битовой плоскости,Указанная цель достигается тем, что в устройство, содержащее й блоков памяти, адресные входы которых объединены и являются адресным входом первой группы устройства, а выходы объединены и являются информационным выходом устройства, дешифратор, й элементов ИЛИ, й элементов И первой группы, й элементов И второй группы, причем первые входы элементов И обеих групп попарно обьединены и соедивены с соответствующими выходами дешифратора, вторые входы элементов И первой группы обьединены и являются входом чтения устройства, а вторые входы злементов И второй группы обьединены и являются входом записи устройства, выходы элементов И первой группы соединены с входами чтения блоков памяти, выходы элементов И второй группы соединены с первыми входами элементов ИЛИ, вторые входы которых объединены и являются входом группой записи устройства, введены мультиплексор, формирователь адреса, преобразователь данных, причем первый информационный вход мультиплексора является адресным входом второй группы устройства, управляющие входы мультиплексора и формирователя адреса обьединены и соединены с входом группой записи устройства, первый выход формирователя адреса соединен с вторым информационным входом мультиплексора и первым управляющим входом преобразователя данных, второй управляющий вход преобразователя данных является входом режима битовой плоскости устройства, выход мультиплексора соединен с входом дешифратбра, Фиксатор маски, первый адресный вход плексора, управляющий вход является входом записи в порт устройства, а информационный вход обьединен с информационным входом преобразователя данных и является информационйым входом устройства, й блоков маски и й регистров, тактовые входы которых соединены с соответствующими выходами дешифратора, информационные входы объединены и соединены с выходом преобразователя данных, а информационные выходы которых соединены с информационными входам соответствующих блоков памяти, выход фиксатора маски, соединен с информационными входами блоков маски, первые 1 управляющие входы которых соединены с выходами соответствующих элементов ИЛИ., вторые управляющие входы соединены с вторым выходом формирователя адреса, а выходысоединены с входами записи соответствую- с момента их формирования до момента защих блоков памяти, писи, что и обеспечивает регистры 11,Сущность изобретения сводится к сле-. В предлагаемом устройстве проиэводующему. Мультиплексор 6 в зависимости дится преобразование И-разрядного слова,от режима осуществляет передачу на вход 5 поступающего на входданных устройства, вдешифратора К-разрядного адреса, выраба- соответствии со следующими правилами.тываемого формирователем адреса, или к- При записи пиксела слово данных безмладших разрядов адресной шины К = трансформации записывается в регистр,со 1 од 2 й). Необходимость включения в схему ответствующий блоку памяти, номер котомультиплексора 6 обусловлена тем, что в 10 рого определяется К-младшими разрядамирежимах блочной записи и записи битовой адресной шины, При блочной записи словОплоскости для выборки блоков памяти ис- данных последовательно записывается в йпользуется последовательность К-разряд- . регистров, фиксирующих данные, подлежаных адресных кодов, вырабатываемых щие записи в й блоков памяти, после чегоформирователем адреса. 15 происходит одновременная перезаписьформирователь 7 адреса вырабатывает данных иэ регистров в соответствующиев режимах блочной записи и записи битовой блоки памяти, При записи битовой плоскоплоскости последовательностью-разрядных сти входное слово данных преобразуется вадресных кодов от 000 до 11.1, с по- последовательность из И слов таким обрамощью которой осуществляется последова зом, что первое слово содержит Ц бит, сооттельная выборка каждого из Г 4 регистров 11, ветствующих первому разряду входногофиксирующих данные, подлежащие записи слова, второе слово содержит й бит, соотв соответствующие блоки памяти. Кроме то- ветствующих второму разряду входногого, указанная последовательность исполь-. слова, и т.д. по Й-.е слово включительно;зуется в преобразователе данных для 25 Одновременно с формированием последоватрансформации входного информационно- тельности из К слов осуществляется записьго слова в необходимый формат. ее в М регистров, фиксирующих данные,Преобразователь 8 данных осуществля- подлежащие перезаписи в блоки памяти, Поет формирование данных, подлежащих за- окончании этого процесса пройсходитоднописи в блоки памяти. При этом входное 30 временная перезаписьданныхизрегистровслово в зависимости от режима может либо в соответствующие блоки памяти;передаваться на выход преобразователя В зависимости от кода маски при запибез изменения, либо трансформироваться в си содержимого й регистров в й блоковпоследовательность из Й слов в соответст- памяти могут быть сформированы Й-развии с определенными правилами в режиме 35 рядные фрагменты любой из й битовых пло. записи битовой плоскости, скостей,фиксатор 9 маски осуществляет защел- Булевы функции, соответствующие опикивание кода маски, с помощью которого санным преобразованием, имеют следуюмаскируется запись произвольных разря- щий вид;до во всех й-блоках памяти. 40 Овых 1=0 вх 1 БПЛ ЧАк АкА 1 Овх 1 хБлоки 10 маски в соответствии с кодом хОвх 1 БПЛ Ч Ак АА 1 Овх 2 БПЛЧ.Акхмаски осуществляют блокирование записи хАА 1 ОЬЧИ - 1 БПЛ Ч Ак АА 1 Овхйхв произвольные разряды блоков памяти,. хБПЛ; Овых 2=0 вх 2 БПЛ ЧАкА.А 10 вх 1 хНаличие в схеме фиксатора маски и блоков хБПЛ Ч А АА 10 вх 2 БПЛЧА АА 1 хмаски позволяет в режиме записи битовой 45 хОвхй- - 1 БПЛЧА А-.А 1 Овхй БПЛ; (1)плоскости за один цикл обращения к уст- Овыхй - Овхй БПЛ Ч А АкА 1 БПЛхройству формировать фрагменты любой из хОвх 1 ЧАк АА 1 БПЛ Овх 2 ЧАк АкА 1 хИ битовых плоскостей или любую их сово- хОвхй БПЛ,куп ность. где Овых 1 - 1-й бит выходнйх данных; .Регистры 11 осуществляют фиксацию 50 Овх) - 1-й бит входных данных;данных, подлежащих записи в блоки памя- БПЛ - признак режима битовой плоскоти, Необходимость включения в схему реги- сти;стров 11 обусловлена тем, что в режимах А - 1-й бит 1-разрядного адресного коэаписи битовой плоскости и блочной записи да, определяющего номер бита й-разрядноданные, подлежащие записи в блоки памя го фрагмента битовой плоскости (К=од 2 М).ти, формируются последовательно, а запись Повышение быстродействия устройстваво все блоки памяти осуществляется одно- при формировании битовых плоскостей до-временно по окончании формирования дан- . стигается за счет того, что И-разрядное слоных для всех блоков. Таким образом, воданных,поступающеенавходустройстванеобходимообеспечитьсохранениеданных и содержащее информацию о й элементахбитовой плоскости, последовательно разворачивается в ЙЙ-разрядных слов, значение всех разрядов каждого из которых соответствует значению одного из элементов битовой плоскости, после чего эти М слов одновременно записываются в М блоков памяти, При этом в зависимости от содержимого регистра маски. за одий цикл обращения к устройству формируется М-разрядный фрагмент той или иной битовой плоскости, 10На фиг.1 представлена функциональная схема устройства; на фиг.2. - функциональная схема блока памяти; на фиг.3 - функциональная схема формирователя адреса; на фиг.4 - функциональная схема фиксатора 15 маски; на фиг,5 - . функциональная схема блока маски; на фиг,б - карта прошивки микросхемы 556 РТ 1; на фиг.7 - временные диаграммы работы устройства в режимах БЛОЧНАЯ ЗАПИСЬ и ЗАПИСЬ БИТОВОЙ 20 ПЛОСКОСТИ; на фиг,8 - схема преобразования данных в режимах ЗАПИСЬ ПИКСЕЛА, БЛОЧНАЯ ЗАПИСЬ; ЗАПИСЬ БИТОВОЙ ПЛОСКОСТИ.Оперативное запоминающее устройст во (фиг,1) содержит К блоков 1 памяти, адреснь 1 е входы которых обьединены и являются эдресйым входом первой группы устройства, а выходы обьединены и являются информационным выходом устройства, 30 дешифратор 2. й элементов ИЛИ 3, М эле ментов И 4 первой группы, й элементов 5 Ивторой группы, причем первые входы элементов И обеих групп попарно объединены и соединены с соответствующми выходами 35 дешифратора 2, вторые входы элементов 4 И первой группы объединены и являются входом чтения устройства, а вторые входы элементов И 5 второй группы обьединены и являются входом записи устройства, выхо ды элементов И 4 первой группы соединены с входами чтения блоков 1 памяти, выходы элементов И 5 второй группы соединены с первыми входами элементов ИЛИ 3, вторые входы которых обьединены и являются вхо дом групповой записи устройства. Устройство также содержит мультиплексор 6, формирователь 7 адреса. преобразователь 8 данных, .причем первый информационный вход мультиплексора 6 является адресным входом вто . рой группы устройства, управляющие входы . мультиплексора 6 и формирователя 7 адресаобъединены и соединены с входами групповой записи устройства, первый выход формирователя 7 адреса соединен с вторым 55 информационным входом мультиплексора 6 и первым управляющим входом преобразователя 8 данных, второй управляющий вход преобразователя 8 данных является входом режима битовой плоскости устройства, выход мультиплексора 6 соединен с входом дешифратора 2, фиксатор 9 маски, первый адресный вход которого объединен с адресными входами блоков 1 памяти, второй адресный вход обьединен с первым информационным входом мультиплексора 6, управляющий вход является входом записи в порт устройства, а информационный вход объединен с информационным входом преобразователя 8 данных и является информационным входом устройства. й блоков 10 маски и М регистров 11, тактовые входы которых соединены с соответствующими выходами дешифратора 2, информационные входы объединены и соединены с выходом преобразователя 8 данных, а информационные выходы которых соединены с информационными входами соответствующих блоков 1 памяти, выход фиксатора 9 маски соединен с информационными входами блоков 10 маски, первые управляющие входы которых соединены с выходами соответствующих элементов ИЛИ Э, вторые управляющие входы соединены с вторым выходом формирователя 7 адреса, а выходы соединены с входами записи соответствующих блоков 1 памяти,Блок 1 памяти фиг,2) представляет собой накопитель размерностью М х й бит и состоит из й элементарных накопителей 20 с организацией М х 1 бити й элементов ИЛИ 21,В качестве элементарных накопителей 20 могут быть использованы микросхемы132 РУ 10 (сигналы на входах выборки и записи/чтения в этом случае необходимо проинвертировэть), В качестве элементов ИЛИ 21 могут быть применены микросхемы 555 ЛЛ 1.Дешифратор 2 представляет собой дешифратор о 9 Л-разрядного кода, В качестве дешифратора 2 может быть применена микросхема 555 ИД 7 (сигналы на выходах дешифрэтора в этом случае необходимо проинвертировэть), В качестве элементов ИЛИ 3, И 4 и 5 можно использовать микросхемы 555 ЛЛ 1 и 555 ЛИ соответственно.Мультиплексор 6 представляет собой о 928 коммутаторов с двух входов на один выход, При этом на первые информационные входы коммутаторов поступают младшие о 9 Л разрядов с входа 12 адреса устройства так, что на вход 1-го коммутатора поступает 1-й разряд адреса, на вход второго коммутатора 2-й разряд и т,д, На вторые информационные входы поступают 092 М разрядов с первого выхода формирователя 7 адреса так, что на вход первого коммута-" тора поступает первый разряд выходного кода формирователя 7, нэ вход второго коммутатора - второй разряд и т,д. На управля- информационного входа блока, Элементы Иющий вход, определяющий направление . 28 и 29 могут быть реализованы с применекоммутации, поступает сигнал с входа 16 ниям микросхем 555 ЛИ 1, Регистр 11 можетгрупповой записи устройства, причем уров- быть реализован на микросхеме 555 ИР 22,ню логического нуля сигнала соответствует 5 Устройство работает в пяти режимах:1направлениепередачиспервыхвходовком- ЧТЕНИЕ, ЗАПИСЬ МАСКИ, ЗАПИСЬ ПИКмутаторов на выходы. В качестве мульти- СЕЛА, БЛОЧНАЯ ЗАПИСЬ, ЗАПИСЬ "БИплексора 6 можно использовать ТОВОЙ ПЛОСКОСТИ".микросхемы 555 КП 11 В режим ЧТЕНИЕ устройство перехоФормирователь 7 адреса (фиг.3) пред дит при поступлении на вход 14 чтения устставляет собой блок формирования адрес- ройства сигнала уровня логическойных сигналов, определяющих блок памяти. единицы. Сигналы на входах записи в портв который осуществляется запись, и содер, записи 15 и групповой записи 16 в этомжит генератор 22 прямоугольных тактовых режиме имеют уровень логического нуля.импульсов, формирователь 23 строба, на 15 Сигнал на входе 17 режима "БИТОВОЙвыходе которого по каждому перепаду из ПЛОСКОСТИ" не оказывает влияния на ра"нуля" в "единицу" входного сигнала форми- боту устройства. В данном режиме функцируется короткий отрицательный импульс, онируют следующие блоки: блоки 1 памяти,счетчик 24, элемент НЕ 25. При этом выход дешифратор 2, элементы И 4, мультиплекгенератора 22 соединен с тактовым входом 20 сор 6. Все остальные блоки не оказываютсчетчика 24,.выход формирователя 23 стро- влияния на работу устройства в этом режиба - с входом сброса счетчика 24(активный ме,уровень - низкий). Выходпереноса счетчика При обращении к устройству в режимесоединен с входом элемента НЕ 25, выход ЧТЕНИЕ, (а также в режиме ЗАПИСЬ ПИКкоторого соединен с входом разрешения 25 СЕЛА) на вход 12 адреса поступает код ссчета счетчика (счету соответствует высокий разрядностью 1 о 92 М+о 92 Й, старшиео 92 Муровень сигнала), разрядов которого представляют собой адГенератор 22 прямоугольных импульсов ресные сигналы первой группы устройстваможет быть выполнена на микросхеме 531 и подаются на адресные входы блоков 1, ГГ 1, В качестве формирователя 23 строба и 30 памяти, а младшие од 2 й разрядов предсчетчика 24 могут быть использованы сост- ставляют собой адресные сигналы второйветственно микросхемы 555 АГЗ и 555 группы устройства и подаются на первыйИЕ 10. В качестве элемента НЕ 25 может информационныйвходмультиплексораб, Вбыть использована микросхема 555 ЛН 1. соответствии с неактивным "нулевым" уров. Преобразователь 8 данных осуществля нем сигнала на входе 16 групповой записиет формирование данных, подлежащих за- устройства мультиплексор 6 передает сигписи в блоки памяти, и представляет собой налы со своего первого информационногоокомбинационную схему, реализующую бу- входа на выход и далее на вход дешифратолевы функции (1), Преобразователь 8 дан- ра 2, На одном из выходов дешифратора 2ных может быть построен с применением 40 вырабатывается сигнал выборки соответстмикросхемы 556 РТ 1. На фиг,6 представле- вующего блока 1 памяти активного высокогона карта прошивки микросхемы 556 РТ 1 для уровня, который поступает на первый входИ=8, Наращивание разрядности осуществ- соответствующего элемента И 4 и разрешаляется добавлением микросхем 556 РТ 1, ет прохождение сигнала с входа 14 чтенияФиксатор 9 маски,(фиг.4) содержит де устройства на вход чтения блока 1 памяти,шифратор 26 и регистр 27. В качестве де- Выбранный блок 1 памяти выставляетнашифратора 26 может быть использована своем выходе и, соответственно, на информикросхема 555 ИД 7(при этом управляюще- мационном выходе 19 устройства считываему входу блока 26 соответствует вход выбор- . мые данные.ки микросхемы 555 ИД 7 ЕЗ, входы выборки 50, Е 1 и Е 2 должны быть "заземлены", а выход- Режим ЗАПИСЬ МАСКИ предшествуетной сигнал дешифратора должен быть про- выполнению режимов ЗАПИСЬ ПИКСЕЛА,инвертирован), В качестве регистра 27 БЛОЧНАЯ ЗАПИСЬ, ЗАПИСЬ" БИТОВОЙможет бить применена микросхема ПЛОСКОСТИ. Сигналы навходахчтения 14,555 ИР 23, 55 записи 15, групповой записи 16 устройстваБлок 10 маски(фиг.5) содержитэлемент в этом режиме имеют неактивный уровеньИ 28 и И элементов И 29. Выход элемента И логического нуля, сигнал на входе 17 режи 28 соединен с первыми входами всех эле- ма битовой плоскости не влияет на работументов И 29, вторые входы которой соеди- устройства. В данном режиме функционирунены с соответствующими разрядами ет фиксатор 9 маски, Все остальные блокине оказывают влияния на работу устройства,На адресный вход дешифратора 26(фиг.4) поступает код размерностью1 о 92 М+1 оц 2 й с адресного входа 12 устройства,В случае его совпадения с адресом, соответствующим фиксатору 9 маски, в наличии науправляющем входе дешифратора 26 сигналаактивного уровня логической единицы, поступающего с входа 13 записи в порт устройства,на выходе дешифратора 26 появляется сигналуровня логической единицы, осуществляющий стробирование записи кода маски с информационного входа 18 устройства врегистр 27.В режиме ЗАПИСЬ ПИКСЕЛА функционируют все блоки за исключением 4 и 7, неоказывающих влияния на работу устройства. Сигналы на входах 13, 14, 16 и 17 имеютнеактивный уровень логического нуля. Прохождение сигналов с адресного входа 12устройства аналогично режиму чтения,В соответствии с адресным кодом на выходе мультиплексора 6 дешифратор 2 вырабатывает на одном из выходов сигналвыборки блока 1 памяти, который поступаетна вход элемента И 5, разрешая прохождениесигнала записи уровня логической единицы свхода 15 записи устройства через элемент И5 на вход элемента ИЛИ 3 и далее с выходаэлемента ИЛИ 3 на первый управляющийвход соответствующего блока 10 маски. Записываемые данные с информационного входа18 устройства без трансформации (фиг,8 а)проходят через преобразователь 8 данных,регистр 11, работающий при наличии сигнала. выборки блока 1 памяти активного уровнялогической единицы на выходе дешифрэтора2 в режиме трансляции данных с входа навыход, и далее на информационный вход выбранного блока памяти, Элемент И 28 блока10 маски (фиг,5) пропускает сигнал записи спервого входа на выход (сигнал на второмуправляющем входе блока 10 маски и, соответственно, на втором входе элемента И 28имеет уровень логической единицы) и далеена первые входы элементов И 29. Те из элементов И 29, которым соответствует единицыв коде маски, поступающем на информационный вход блока 10 маски с выхода фиксатора9 маски, осуществляют трансляцию сигналазаписи на выходы и далее нэ входы записиэлементарных накопителей 20 блока 1 памяти(фиг,2),Таким образом может быть осуществлена записиь К-разрядного пиксела (если всеразряды кода маски - логические единицы)или любой совокупности бит И-разрядногослова (записываемым разрядам соответствуют логические единицы в коде маски), В режиме БЛОЧНАЯ ЗАПИСЬ функционируют все блоки за исключением элементов И 4 и 5, не влияющих на работу схемы,Сигналы на входах 13, 14, 15 и 17 устройстваимеют уровень логического нуля,При появлении положительного фронтасигнала на входе групповой записи 16 устройства формирователь 23 строба (фиг,3) вырабатывает отрицательный импульс сброса счетчика 24 в нулевое состояние, Длительность импульса должны быть не ме 10 нее периода тактового сигнала, вырабатываемого генератором 22,Длительность периода Т тактового 15 сигнала выбирается из расчета: й Тти 1, где й - количество блоков 1 памяти; т -длительность сигнала групповой записи на входе 16 устройства.Первый положительный фронт тактового сигнала, пришедший во время нахождения сигнала на выходе формирователя 23 строба в "нуле", осуществляет сброс счетчика 24 в нулевое состояние. При этом снимается сигнал активного уровня логической 20 единицы на выходе переноса счетчика и,соответственно, уровень сигнала на входе до 11,1, которые через мультиплексор 6 проходят на вход дешифратора 2. Дешифратор 2 в соответствии с этими кодамипоследовательно формирует сигналы,стробирующие запись информационного слова, поступающего с выхода преобразователя 8 данных, в регистры 11, соответствуюьцие блоками памяти с 1-го по й-й, Слово данных в этом режиме проходит через преобразователь 8 данных без трансформации 40(см,функции (1). На время счета, пока сигнал на выходе переноса счетчика 24 и, соответственно, на втором входе элемента И 28 имеет неактивный уровень логического нуля, запрещено прохождение сигнала групповой записи, поступающего с входа 16 устройства через элемент ИЛИ 3 на первый вход элемента И 28, на входы элементов И 29 и далее на входы записи элементарных накопителей 20, После формирования счетчиком 24 кода 11,1 на его выходе переноса и, соответственно, на втором входе элемента И 28 появляется сигнал уровня логическо 50 го нуля. Этот сигнал запрещает изменение состояния счетчика и разрешает прохождение сигнала групповой записи с первого входа элемента И 28 на выход и далее на входы элементов И 29, В соответствии с этим сигналом, а также кодом маски, поступающим с выхода фиксатора 9 маски, осуразрешения счета переходит из неактивй.,"го "нулевого" в активный "единичный"Счетчик 24 начинает формировать последа=вательность 1 о 92 К-разрядных кодов от 00;.,дществляется групповая перезапись содержимого Н регистров 11 в К блоков 1 памяти, При . этом, если код маски состоит из одних единиц, осуществляется запись ММ-разрядных пикселей. В противном случае осуществляется запись битов, которым соответствуют единицы в коде маски, во всех Й словах памяти, Временная диаграмма работы устройства в режиме БЛОЧНАЯ ЗАПИСЬ приведена на фиг.7.Режиму ЗАПИСЬ БИТОВОЙ ПЛОСКОСТИ соответствует наличие на входах 16 групповой записи и 17 режима битовой плоскости устройства сигналов уровня логической единицы, Сигналы на входах 13, 14 и 15 устройства имеют уровень логического нуля. В этом режиме функционируют все блоки, за исключением элементов И 4 и 5, не влияющих на работу схемы.В указанном режиме устройство функционирует аналогично режиму битовой записи (см.фиг,.7). Отличие заключается в том, что слово данных, поступающее на информационный вход 18 устройства, трансформируется преобразователем 8 в последовательность из М М-разрядных слов в соответствии с функциями (1), Схема преобразования приведена . на фиг.8 в, В остальном функционирование устройства в этом режиме полностью совпадает с режимом блочной записи, В результате за один цикл обращения к устройству формируетсяя й-разрядный фрагмент битовой плоскости, которой соответствует единица в коде маски,Использование изобретения. позволяет повысить скорость программных процедур обработки изображений, включающих в себя операции формирования битовых плоскостей,за счетуменьшения в 2 И раз количества циклов обращения к памяти, приходящихся на формирование 1 бита (здесь И - разрядность шины данных устройства).Формула изобретения Оперативное запоминающее устройство, содержащее блоки памяти, адресные входы которых соединены с адресным входом первой группы устройства, а выходы - с информационным выходом устройства, дешифратор, элементы ИЛИ, элементы И первой и второй групп, причем первые входы элементов И обеих групп попарно соеди соединены с входом групповой записи уст.ройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, оно содержит мультиплексор, формирователь ад реса, преобразователь данных, фиксатор 20 30 устройства, а информационный вход - с ин 35 формационным входом преобразователя 40 50 510 нены с соответствующими выходами дешифратора, вторые входы элементов И первой группы соединены с входом чтения устройства, а вторые входы элементов И второй группы - с входом записи устройства, выходы элементов И первой группы соединены с входами чтения соответствующих блоков памяти, выходы элементов И второй группы - с первыми входами соответствующих элементов ИЛИ, вторые входы которых маски, блоки маски, регистры, причем первый информационный вход мультиплексора является адресным входом второй группы/устройства, управляющие входы мультиплексора и формирователя адреса соединены с входом групповой записи устройства, первый выход формирователя адреса - с вторым информационным входом мультиплексора и первым управляющим входом преобразователя данных, второй управляющий вход преобразователя данных - с входом режима битовой плоскости устройства, выход мультиплексора - с входом дешифратора, первый адресный вход фиксатора маски - с адресными входами блоков памяти, второй адресный вход - с первым информационным входом мультиплексора, управляющий вход - с входом записи в порт данных и информационным входом устройства, тактовые входы регистров соединены с соответствующими выходами дешифратора, информационные входы - с выходом преобразователя данных, а выходы - с информационными входами соответствующих блоков памяти, выход фиксатора маски соединен с информационными входами блоков маски, первые управляющие входы которых соединены с выходами соответствующих элементов ИЛИ, вторые управляющие входы - с вторым выходом формирователя адреса, а выходы - с входами записисоответствующих блоков памяти.
СмотретьЗаявка
4871190, 02.10.1990
ВСЕСОЮЗНЫЙ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ТЕЛЕВИДЕНИЯ
КУДРЯВЦЕВ АНДРЕЙ АЛЕКСЕЕВИЧ, ОНОКОВ ИГОРЬ ВИКТОРОВИЧ
МПК / Метки
МПК: G11C 11/00
Метки: запоминающее, оперативное
Опубликовано: 30.07.1992
Код ссылки
<a href="https://patents.su/11-1751812-operativnoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Оперативное запоминающее устройство</a>
Предыдущий патент: Устройство для записи информации в оперативную память
Следующий патент: Устройство считывания информации для доменной памяти
Случайный патент: Способ монтажа забойного оборудования