Элемент памяти для постоянного запоминающего устройства и способ его изготовления

СОВЭ СОЕЕтСНИХ игкак 9016 1)5 С 11 С 17/О 242 РЕТ Ьф 4 ъ Ю ко- ания ГОСУДАРСТВЕННЫИ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ОПИСАНИЕ ИК АВТОРСКОМУ СОИ(56) Патент ЕПВ.Нф 0286121, кл, С 11 С 17/00, 1988.Авторское св 1 гдетельство СССР В 1535231, кл. С 11 С 17/00, 1988. (54) ЭЛВ 1 ВПТ ПА 11 ЯТИ .ЛЛЯ ПОСТОЯННОГО ЗАПОКИНЛК 6 ИЕГО УСТРОЙСТВА И СПОСОБ ЕГО ИЗГОТОВЛЕНИЯ(5 Изобретение относится к вычисли тельной технике, в частности к технологии изготовления полупроводниковых интегральных схем, и может быт использовано для изготовления матриц ного накопителя для электрически перепрограммируемого ПЗУ, сохраняюИзобретение относится к вычислительной технике, в частности к технологии изготовления полупроводнико" вых интегральных схем, и может быть использовано для изготовления матрич ного накопителя для лектрически пе" репраммируеиого постоянного запогагнающего устройства, сохраняющего ипформацию при отключении источника питания, на лавинно-инжекционных транзисторах с планающиии и управ". ляющимн затворагщ, перепрограммируемых импульсами напряжения.Цель изобретения - увеличение личества циклов перепрограимиров элемента паияти. щего информацию при отключении источника питания, на лавинно-инжекционныхтранзисторах с плавающими и управляющими эатвораии, перепрограммируемыхимпульсными напряжениями, Целью изобретения является увеличение количества циклов перепрограммирования элемента памяти. Поставленная цель достигается легировапиеи прииесью свысокой концентрацией до образованияпервой и второй диффузионных областейвторого типа проводимости под угломк поверхости полупроводниковой подложки и в плоскости, перпендикулярной продольным отверстиям в маске,после чего проводят легирование примесью с низкой концентрацией черезотверстия маски до образования четвертой и пятой диффуэионных областейвторого типа проводимости. 5 ил. На фиг. 1 представлены топология и разрезы структуры элемента паияти на фиг.2-5 - разрезы структуры элемента памяти на различных стадиях его изготовления.Элемент памяти содержит полупро водниковую подложку 1, слой 2 из двуокиси кремния маски, слой 3 из нитрида кремния мас.ки, слой 4 фото"резиста маски, первую и вторую диффузионные области 5 второго типа проводимости с высокой концентрацией примеси (разрядные диффузионные вниы), первый диэлектрический слой 6 из двуокиси кремния, третью диффузионную область 7 первого типапроводимости с низкой концентрациейпримеси, второй диэлектрический слой8 из ДВУОкиси кремния ПРОВОДЯщуюобласть 9 из легированного поликрем 5ния, третий диэлектрический слой 10из двуокиси кремния, проводящ гй слой11 из легированного поликремггия, четвертую и пятую диффузионные области12 второго типа проводггмости с низкой 1 рконцентрацггей примеси.Элемент памяти состоит нз лавинно-инжекцнонного электрически программируемого запоминающего транзистора с плавающим и управляющим эатворани, включеггного последовательно садресным 11 ЦП-транзистором, с электрически программируемым коиденсато"ром, включенным между плавающим затвором и стоком запомиггающего траи Озистора.Поликремниевые области 9 являютсяплавающими затворами запомггггающихтранзисторов, поликремниепые слои 11 их управляющими затворами, разрядньа 25диффузионные шины - их стоками. Лдресные полнкремниевые шины такжеявляются затворами адресных ИДП-транзисторов, разрядные дггффузиоггныешины "их истокамии обкладками Зоэлектрически программируемых кондейсаторов,Работа матричного накопителя иаэлементах памяти заключается и сле-дующем. Для одновременного (разрядного) стирания информации на всевыбранные разрядные шины подают высокое положительное импульсное напряжение (2 В, 1 с). На адресные,поликремниевые шины или иевыбранныеразрядные аикы подают нулевое напряжение относительно полупроводниковой подлоаки 1Под действием высокой напряженности электрического поля во втором 45диэлектрическом слое 8 электроны инжектируются с нижней поверхностиаоликремниевых областей 9, туниелируют через второй диэлектрическийслой 8 и удаляются через разрядныеднффуэйоиные шины. В результатеЭТОГО ПОРОГОВЫЕ НаПРяжЕНИя Заиоки"яающих транзисторов становятся отрицательными, что эквивалентно единичному, проводящему, состояагю в резцгмесчитывания информации,В режиме программирования иггформации а выбранную адресную поликрем ииевую шину и выбранные разрядггые диффузионные шины подают высокое положительное импульсное напряжение (12 В,1 мс), на соседние разрядные диффузионные ппгиы, остальные адресные шины подают нулевое напряжение, на остальные разрядные д:гАФузиоггггые шиныниэкое положительное ггапряжеггие.При протекании тока через открытиевыбранные запоминающие транзисторыи адресные ИДП-транзисторы за счетвысокой напряженности стокового электрического поля выбранных запоминаю "щнх транзисторов "горячие" электроныинжектируются из каналов этих транзисторов, захпзтьгваются поликремнггевыми областями, чТо приводит к повьппению их пороговых напряжений. Этоэквивалентно нулевому непроводящемусостоянию в режнгге считывания информации,Состояния остальных невыбраниыхзапоминающих транзисторов сохраняются неггзлгенными из-за нулевого напряжеггия на адресных поликремниевыхплглах илп низкого напряжения на разрядных диффузионных шинах, в результате чего отсутствует инжекция "горячих" электронов в их каналах.В режиме считьвания информации иа,адресные поликремниевые шины и разрядные диффузионные гпины подают более низкое (5 В) напряжение относительно полупроводниковой подложки 1чем при программировании иггформацнй.Через выбранные запоминающиетранзисторы ток не протекает (протекает), если они находятся в нулевом(единичном) состоянии, Через невыбранные запоминающие транзисторыток не протекает. При изготовлении элемента памятина поверхггость полупроводниковойподлозли 1 первого типа проводимостц наносят иаску из диэлектрическо фго слоя 2 из двуокиси кремния, диэлектрического слоя 3 из иитрида крем-"ния, слоя 4 фоторезиста,Легируют примесью с высокой кбн".центрацией под углом к поверхностиполупроводниковой подложки и и плоскости, перпендикулярной продольнымОтверстиям в маске, до образованияпервой и второй диффузионных обла-стей 5 второго типа проводимости,рйзрядных диузиоиньвшнн,удаленных.от первых краев йаски (фнг.2). Послед5165этого легируют примесью с низкой ,оггцентраццей через отверстия маски лообразования четвертой и пятой диффузионных областей 12 второго типапроводимости (Фиг,.1) .После удаления слоя 4 Фотореэцстамаски цацосят первый диэлектрическийслой 6 иэ двуокиси кремния локальным окислением кремниевой полупроводниковой подложки 1, удаляют маску. Проводят легцрование примесью снизкой концентрацией до образованиятретьей диффузионной области 7 первого типа проводимости (Фиг,4)Ва поверхность полупроводниковойподложки 1 наносят второй диэлектрический слой 8 иэ двуокиси кремния малой толщины. На поверхности первогои второго диэлектрических слоев 6, 8наносят первый поликремциевый легированный слой 9, Формируют в цем поликремциевые шины (Фиг.5),На поверхности поликремниевых шин,полупроводниковой подложки 1 наносяттретий диэлектрический слой 10 иэдвуокиси кремния, ца поверхность которого наносят второй легированныйслой 11 иэ поликремцця, формируют внем адресные поликремциевые шины,торцы в диэлектрическом слое 8 и иэполикремниевых шин - поликремциевыеэлекТроды, совмещенные с краями адресных поликремниевых шгиг (Фиг.1). Формула изобретения 1. Элемент памяти для постоянного запоминающего устройства, содержащий полупроводниковую подложку первого тина проводимости, первую и вторую диффузионные области второго типа проводимости, расположенные в прцповерхностном слое подложки, первый диэлектрический слой, расположенный на поверхности подложки цад первой и второй диффузионными областями, третью диффузионную область первого типа проводимости, расположенную в приповерхностном слое подложкгг между первой и второй дггАФузиоггныии областями, второй диэлектрический слой, расположенный на поверхности подлож 5 10 20 25 30 35 40 45 50 ки цал третьей диффузионной областью,проводящую область, расположеннуюца поверхности первого и второго диэлектрических слоев, третий диэлектрический слой, расположенный на поверхггостгг подложки няд третьей диффузионной областью и ца поверхности проводящей области, проводящий слой, распопожецггый ца поверхности третьего диэлектрического слоя, о т л и ч а ю щ и й с я тем, что, с целью увеличецггя количества циклов перецрограммировайия элемента памяти,оц содержит четвертую и пятую диффуэиоццые области второго типа проводимости, расположенные и приповерхностцом слое полупроводггиковой подложки между первой и третьей и между второй и третьей диффузионными областями соответственно с примыканием к их краям, второй диэлектрический слой расположен на поверхности четвертой и пятой дцФАуэиоггных областей, первый диэлектрический слой расположен с перекрытием краев первой и второй диффузионных областей.2. Способ изготовления элемента памяти для постоянного запоминающего устройства, включающий последовательное нанесение на поверхность полупроводниковой подложки слоев двуокиси кремния, нитрида кремния, Фоторезиста, образующих маску, Формирование первой и второй диффузионных областей селектцвцым легированием по маске, удаление слоя Фотореэиста маски, формирование первого диэлектрического слоя селективцым окислением по маске, последовательное удаление слоев нитрида кремния и двуокиси кремния маски, Формирование третьей диффузионной области, нанесение второго диэлектрического слоя, Формирование проводящей области иэ легированного поликремния, о т л и ч а ю щ и й с я тем, что, что при Формировании первой и второй диффузионных областей легМ" рование проводят под углом к поверхности полупроводниковой подложки, а затем формируют четвертую к пятую диффузионные области селективым легнрованием по маске.Составитель Л.АиусьТекред Л,Олийнык ктор Л.Патей; Федотов Уеда Тиран Подписное дарственного коввтета по изобретениям и открмтияи ар 113035) Москва, 3-35, Раущская наб., д. 4/5акаэ 40 Яйипй ГЕНТ СССР 10 Производственно"издательский комбинат "Патент", г. Ужгород, ул. Гагар