Запоминающее устройство с контролем цепей коррекции ошибок

.108-129.54) ЗАПОМИКОНТРОЛЕМБОК,ЮЩЕЕ УСТРОЙСТВО ПЕЙ КОРРЕКЦИИ ОШ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР ПИСАНИЕ ИЗОБ(72) В.М.Емельяненко 53) 681.327.6 (088.8)56) Авторское свидетельство Ь 1083234, кл. 6 11 С 29/00,Процессор СМ 2 Н 20. Тех С ойство и раба с 2 (57) Изобретейие относится к вычислительной технике, в частности к запоминающим устройствам, Целью изобретения является уп- . рощение устройства, Устройство содержит регистр 1 контрольных разрядов; выходной регистр 2, блок 3 анализа синдрома, блок 4 коррекции, коммутатор 5 данных, входной регистр 6, блок 7 кодирования, регистр 8 состоя.ния, блок 9 синхронизации, первый 10 и второй12 элементы И, двоичный счетчик 11 и накопи тель 13. Устройство обнаруживаети исправляет ошибки в соответствии с применяемым кодам Хземминга. Устройство также позволяет проводить контроль цепей коррекции ошибок, Отсутствие связей с выхода регистра состояния на вход блока кодирования позволяет упроститьЯ устройство 1 ил 1 табл.Изобретение относится,к вычислительной технике, в частности к запоминающимустройствам.Целью изобретения является упрощение устройства, 5На чертеже представлена функциональная фйма предлагаемого устройства.Запоминающее устройство с контролемцепей коррекции ошибок содержит регистр1 контрольных разрядов, выходной регистр 102, блок 3 анализа синдрома, блок 4 коррекции, коммутатор 5 данных, входной регистр6, блок 7 кодирования, регистр 8,расстояния, блок 9 синхронизации, элемент И 10,двоичный счетчик 11, элемент И 12 и накопитель 13,На чертеже обозначены; 14 - входы начальной установки устройства; 15 - адресныевходы устройства; 16- информационные входы-выходы устройства, 20Регистр 1 контрольных разрядов и выходной регистр 2 предназначены для приемаинформации с накопителя при считывании,Блок 3 анализа синдрома выполняетпроверку правильности считанного кода и 25определяет тип ошибки. Узел состоит изсхемы формирования синдрома, дешифратора номера разряда и схемы формирования сигналов ошибки.Блок 4 коррекции корректирует информацию в разряде, в котором обнаруженаошибка, и состоит из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,Коммутатор 5 данных предназначен длякоммутации информации с выхода блока 35коррекции или регистра диагностики надвунаправленную магистраль данных.Входной регистр 6 служит для приемаинформации с магистрали данных.Блок 7 кодирования формирует в соответствии с кодом Хемминга контрольныеразряды, которые поступают на вход накопителя 13, Блок кодирования может бытьреализован на ИМС К 555 ВЖ 1,Регистр 8 состояния предназначен для 45переключения режимов работы и фиксациидиагностической информации Форматы регистра состояния представлены в таблице, 50Блок 9 синхронизации обеспечиваетвзаимодействие узлов запоминающего уст- .ройства и состоит из схемы анализа адреса,селектора запросов, дешифратора опера-.ций и регистра сдвига, 55Счетчик 11 и два элемента И 10 и 12предназначены для блокировки через обращение к накопителю в диагностическом режиме записи информации в регистрконтрольных разрядов,Устройство работает следующим образом,В основном рабочем режиме регистр 8 состояния обнулен, на установочный вход счетчика 11 поступает нулевой уровень, который устанавливает единичный уровень на инверсном выходе счетчика, разрешающий запись информации в регистр 1 контрольных разрядов одновременно с записью в регистр 2 по управляющему сигналу с выхода блока 9 при считывании информации с накопителя 13, С выходов регистра 1 и 2 информация поступает на блок 3 анализа синдрома, который осуществляет свертку входной информации по модулю 2, При наличии ошибки блок 3 анализа синдрома формирует код, который поступает на вход дешифратора. С выхода дешифрэтора сиг-. нал, соответствующий номеру разряда, в котором обнаружена ошибка, поступает на вход блока 4 коррекции, на другой вход которого поступаютданные с выхода регистра 2. С выхода блока 4 коррекции информация поступает на вход коммутатора 5 данных.При наличии ошибок блок анализа синдрома формирует также сигналы ошибки, которые заносятся в регистр 8 состояния.В диагностическом режиме работы по управляющему сигналу блока 9 синхронизации разряд режима диагностики регистра 8 состояния устанавливается в единичное состояние, т,е, разрешается прохождение сигнала с выхода блока 9 синхронизации, стробирующего запись информации в регистр 2 через элемент И 12, Производится запись информации в регистр 1, Двоичный счетчик 11 изменяет свое состояние по окончании сигнала записи в регистр. Нулевой сигнал с инверсного выхода счетчика 11 блокирует прохождение сигнала с выхода блока 9 синхронизации на стробирующий вход регистра 1 контрольных разрядов. Таким образом, при 2 п-м считывании информации с накопителя 13 (п=1,2.3,) после установки в единичное состояние разряда регистра 8 состояния в регистр 1 контрольных разрядов. записывается информация одновременно с занесением информации в регистр 2. При 2 пм считывании информации с накопителя 13 заносится только в регистр 2, информация в регистре 1 контрольных разрядов не изменяется и на вход блока 3 анализа синдрома поступает информационное слово, которое считано с накопителя 13 при 2 п-м обращении, и контрольное слово, которое считано с накопителя 13 при 2 п-м обращении, Так как запись информации в накопитель 13 в режиме диагностики осуществляется так же, как в основном режиме, то в накопитель 13 записаны массивы информации, при считывании которых в регистр 2 заносится информация, отличающаяся при 2 п - 1-м или 2(2 п)-м обращениях соответственно в первом цикле на 1 разряд, во втором цикле - на 2 разряда и такдалее, количество циклов зависит от количества корректируемых или фиксируемыхошибок, на которые могут реагировать используемые коды Хэмминга. При каждом2 п-м считывании с накопителя 13 в первомцикле в регистр 1 контроля будет занесен 10 контрольный код предыдущего 2 п-го считывания информации, отличной на одинразряд от информации, занесенной при 2 пм считывании в регистр 2, поэтому блок 3 анализа синдрома при 2 п-м обращении формирует сигнал однократной ошибки,Информация с выхода блока 4 коррекции поступает на вход коммутатора 5 данных, с выхода которого по управляющимсигналам блока 9 синхронизации поступаетна вход регистра 6, При правильной работе схем коррекции в первом цикле проверки врегистре 6 информация при 2 п-м обращении к накопителю 13 будет равна информации при 2 п-м обращении к накопителю ив регистр 8 состояния будет заноситься сигнал "Однократная ошибка". При втором цикле проверки в каждом 2 п-м считывании с накопителя 13 в регистр 8 состояния будетзаноситься сигнал "Двукратная ошибка"Формула изобретения Запоминающее устройство с контролем цепей коррекции ошибок, содержащее регистр контрольных разрядов, выходной регистр, блок анализа синдрома, блок коррЕкции, коммутатор данных, входной регистр, блок кодирования, регистр состоя. ния, блок синхронизации, накопитель, информационные входы входного регистрасоединены с информационными входаминакопителя, входами блока кодирования,входами первой группы регистра состояния и выходами коммутатора данных и являются информационными входами-выходами устройства, информационные выходы входного регистра соединены с информационными входами первой группы коммутатора данных, первый и второй управляющие входы которого соединены соответственно с первым и вторым выходами блока синхрониза 1520253035404550 ции, третий выход которого соединен с управляющим входом блока кодирования, выходы которого соединены с входами контрольных разрядов накопителя, информационные выходы которого соединены с информационными входами выходного регистра, информационные выходы которого соединены с информационными входами первой группы блока анализа синдрома и входами первой группы блока коррекции, входы второй группы которого соединены с информационными выходами блока анализа синдрома, информационные входы второй группы которого соединены с выходами регистра контрольных разрядов, входы которого сОединены с выходами контрольных разрядов накопителя, управляющий вход которого соединен с четвертым -выходом блока синхронизации, пятый выход которого соединен с входом синхронизации входного регистра, выходы контрольных разрядов блока анализа синдрома соединены с входами второй группы регистра состояния, вход синхронизации которого соединен с шестым выходом блока синхронизации, группа входов которого является входами задания начальных условий устройства, адресные входы накопителя - адресными входами устройства, выходы блока коррекции соединеныс входами второй группы коммутатора данных, входы третьей группы которого соединены с соответствующими выходами регистра состояния, седьмой выход блока синхронизации соединен с входом синхронизации выходного регистра, о т л и ч а ю щ е е ся тем, что,с целью упрощения устройства, в него введены двоичный счетчик, первый и второй элементы И, выход разрешения режима диагностики регистра состояния соединен с первым входом первого элемента И и установочным входом двоичного счетчика, вход синхронизации которого соединен с выходом первого элемента И, второй вход которого соединен с седьмым выходом блока синхронизации и первым входом второго элемента И, второй вход которого соединен с инверсным выходом двоичного счетчика, выход второго элемента И соединен с входом синхронизации регистра контрольных разрядов.1751818 Читается и запи- Заносится из сывэется БВП по СЯВ ЯТВ Разряд СЯВ Соответствуюая нк ияРазрешение выдачи сигналаМЕМЕВВЕ Блокировка коррекцииРазрешение диагностического режима Номер зонызащиты Признак одиночной ошибки Адрес 11 Адрес 121 Адрес 13 Адрес 14 Адрес 153 Адрес 16) Адрес 17 Не используется Разрешение защиты Не используется Признак некорректируемойошибки 00 01 02 03 04 05 06 07 08 09 10 ,11 12+ + + 131415 Составитель М,ЛапушкинТехред М,Моргентал Корректор Н.Ревская Редактор А,Лежнина Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 Заказ 2695 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 415