Способ изготовления матричного накопителя для постоянного запоминающего устройства

СОЮЗ СОВ СОЦИАЛИ РЕСПУБЛИ 51)5 1 11 С 11/4 МИТЕТТНРЫТИЯ ГОСУД АРСТОЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР Т У ИДЕТЕЛЬ ТОР СНОМ МАТРИЧНОГОГО ЗАПОМИНАЮ(54) СПОС НАКОПИТЕЛУ ЩЕГО УСТР (57) Изоб лительной технологи никовых и Б ИЗГОТОВПЕ ЛЛЯ ПОСТОЯ ЙСТВА завей СЬ, 4 Р я дифа прот 46) 23.09.92. Бюл. Нф 3521) 4495389/2422) 17. 10. 8972) В.И.Овчаренко53) 681,327,66 1(088.8)56) Электроника, 1987, Вф 21,,40-43.Авторское свидетельство СССР1505295, кл. С 11 С 11/40, 19 етение относится к вычистехнике, в частности к изготовления полупроводтегральных микросхем, и Изобретение относится к вычислительной технике, в частности к техно" логии изготовления полупроводниковых интегральных микросхем, и может быть использовано для изготовления матричного накопителя электрически перепрограммируемого постоянного запоминающего устройства.Целью изобретения является повьппение быстродействия матричного накопителя.Способ иллюстрируется последоваельностью операций, приведенной на фиг.1-8, где использованы следующие условные обозначения: полупроводниковая подложка 1 первого типа проводимости, слой 2 из двуокиси кремния .и слой 3 из иитрида кремния, первые диффузионны области 4 первого типа 4может быть использовано для изготов- ления матричного накопителя электри" чески перепрограммируемого постоянно- го запоминающего устройства. 11 ельюизобретения является повышение быст-родействия матричного накопителя.Преимуществом матричного накопителя является наличие областей малой ширины, полученных без использования малой нормы проектирования, и обеспечение малой площади перекрытия выступа диффузионной области без использова- ния дополнительной фотолитографической операции с малыми размерами.Кроме того, уменьшены размеры ячейки памяти, 8 ил. проводимости, первыи слои диэлектрика 5 из двуокиси кремния, втора фузионная область 6 первого тип водимости, второй слой диэлектрика 7 из двуокиси кремния, первая группа проводящих областей 8 из поликрем ния, третий слой диэлектрика 9, вторая группа проводящих областей 1 О из поликремния, слой 11 фоторезиста с отверстиями, третья диффузионная ообласть 12 второго типа проводимости четвертый слой диэлектрика 13 нз фосфоро-силикатного стелка, третья группа проводящих областей 14,четвертая группа проводящих областей 15 нз лоликремння.При изготовлении матричного накопителя наносят на поверхность полупроводниковой подложки 1 первого ти 1607621па проводимости слои 2, 3, легируеотподложку 1 примесью для Образованияпервого дефс.узиоеного слоя 4 егервсготипа проводимости (фиг.2)11 аносят слой 5 из двуокиси крем 5ция ца поверхность полупроводниковойподложки 1. Ианосят слой 11 фотореэиста с отверстиями.на поверхтостислоя 5 и слоя 3 из нитрида кремния,проводят травление первого слоя 5через отверстия слоя 11 до поверхности полутероводниковой подложки 1(фиг.3),После удаления слоя 11 фоторезис-та и слоев 2, 3 проводят легирование подложки 1 примесью длл образова- .ния второй дифс)узионной области 6первого типа проводимости. Наносятслой 7 из двуокиси кремния на поверхность полулроводниковой подложки 1,наеосят легирОВЯтныее слой 8 из поликремния на поверхности 5, .7 и формируот в цем области 8 при их травлении - узкие области 15 (д)еег.4, сечеае Г-Г, се)иг,5 сечение Б-Б),Узкие области. 15, расположенныена боковой поверхности слоя 5 и поверхности слоя 7, образуются при реактивном ионцом травлении слоя 8 засчет большей толщины этого слоя вэтих местах,Наносят третий слой 9 ня поверхности областей 8, слоя 5 ц подложки 1.Ня поверхность слоя 9 наносят легироВаееный слой из поликремция (се)етг.5сечение Л-А, Б-Б). фореру 1 от из неговторую группу областей 10 и группуобластей 15.Проводлт легировацие подложки40примесью для образования третье одиффузионного слоя 12 второго типатет)ое)одимости (фиг,7,; сееееие Г-Г)Наносят слой 13 из фосфора-силикатного стекла на поверхности обла 45стой 10, полупроводниковой подложки1, слоя 5, формируеот в слое 13 отверстияНаносят гстал)инесееей слоЙ наеоеерхеес)сть слоя 13 и полупроводниковой подложки 1 и се)орееруеот в ееЕм.50трет;и группу областей 14 (д)ее,1,8).Области 8 являются еехеавапцееме затворагс эятеогеетяюдтех ТГ)аеезесторов,Области 15 - Обкееадесаге есоетдееесаторов, другими обкладками - слой 12 обгяс.)1 10 упоявляюдеими затвораме зя)Оминяющих тряеезистот)ОВ и затворми1ядг)есных сеЕЕН-трате зест 01 оввкееюченных .пос гедовя ельно с зепоеееяюпдме трянзисторами, слои 12, с которыми соединены области 14, являются стоками запомнтаюдеих транзисторов, слой12, размещенные между областями 10,являются истоками адресных ИДП-транзисторов и обстей шиной матричногонакопителя.1)абота матричного накопителя заключается в следующем. В режиме считывания информации на выбранную адресную поликрсэгниевую шину 10 подают низкое положительное напряжение+5 В, ца остапыьте адресные поликремниевые шины 10 и общую диффузионнуюшину 12 - нулевое напряжение. На вы"бранные разрядные металлические шины14 подают низкое положительное напряжение +1 В ца остальные - нулевое.Под. действием этих напряженийадресные 11 ДП-транзисторье выбраннойстроки находятся в открытом состоя".нии, остальные адресные еЦП-транзисторы - в закрытом состоянии. Еслипороговое напряжение выбранного запоминающего транзистора превьддает (непревьддает) напряжение на адресйойполикремеиееойе шине 10, то оц находится в закрытом (скрытом) состоянии, через, него, открытый адресныйИДП-траеезистор, разрядную металлическую нину 14, общую диффузионнуюшину 12 це протекает (протекает) ток,что эквивалентно нулевому (единичному) состоянию, Через осталыые разрядные металлические шины 1.4 токце протекает из-эа наличия нулевогонапряжения на адресной поликремниевой шине 10 или металлической разрядной шине 14,Общее одеоврегееетое стирание иифОРМаЦИИ ЯЧЕЕК ПаилтИ МатРИсНОГО Накопителя осуществляется подачей высокого положительного импульсного ца-.,прлжеция (16 Б, 1-3 с) на общую диффузиоцную шицу 12 терн нулевых напряжениях ня ядресньж поликремниевыхшинах 10 и разрядных металлическихшинах 14.Под действием высоких напряжениймежду краем дисе)фузиоеной шины 12 ивыступами поникремциевых электродов.15 (обклялкями одних конденсаторов)заряд электронов через второй диэлектрисеескеее слОЙ 7 гЯ.еой тотещтееье удаляется с поликремниевых )лектродов 8,ь результате чего пороговые напряжения всех зяпомеяо,пех траписторов16076 становятся отрицательными, что экви валентно единичному состоянию.Пренмуществом матричного накопителя является наличие областей 15 малой ширины, полученных без использования малой нормы проектирования и обеспечения малой площади перекрытия выступа дифАузионной области 10 без. использования дополнительной фотолитограАической операции с малыми размерами. Кроме этого, в накопителе уменьшены размеры ячейки памяти. Э о Р м у л а изобРетенияСпособ изготовления матричного на" копителя для постоянного запоминающего устройства, включающий формирование в приповерхностной области по.лупроводниковой подложки первого ти йа проводимости первых диффуэионйых областей первого типа проводимости, формирование первого слоя диэлектрика с отверстиями, расположенного на поверхности первых диффузионных областей, Аормирование в приповерхностной области полупроводниковой подложки.второй диффузионной области пер- вого типа проводимости, формирование второго слоя диэлектрика, расположенного на поверхности полупроводниковой подложки, формирование проводящих областей первой группы из поликремния, расположенных на поверх-. ностях первого и второго слоев диэлек"35 21 бтрика, Аормирование третьего слоя диэлектрика с отверстиями, расположенного на поверхностях первого,второго слоев диэлектрика и проводящих областей первой группы, формирование проводящих областей второй группы, расположенных на поверхности третьего слоя диэлектрика, Формирование третьих диффузионных областей второ-, го типа проводимости в при оверхност" ной области полупроводниковой подложки, Аормирование четвертого слоя диэлектрика с отверстиями, расположенного: на поверхностях третьего слоя диэлектрика и,проводящих областей .второй группы, формирование проводящих областей третьей группы, располо" женных на поверхностях полупроводниковой подложки и четвертого слоя диэлектрика, о т л и ч а ю щ и й с я тем, что, с целью повышения быстро" действия матричного накопителя, при формировании проводящих областей первой группы методом реактивного ионного травления формируют проводящую область, расположенную на поверхности второго слоя диэлектрика и прилегаю" щую к боковой поверхности первого; слоя диэлектрика, а при формировании проводящих областей второй группй формируют проводящие области четвертой группы частичным травлением проводящей области, прилегающей к боковой .поверхности первого слоя диэлектрика.6-6И.Каменска ед рректор М Лаксимивие Закаэ 4059 Тираж ВНИИПИ Государственного комитета по 113035, Москва, Иодписно КНТ ССС эобретециям и открытиям и Раушская наб д. 4/5 Зводственно-иэдательсош км " "Патент", г, Ужгород, ул. Гагарина,