Постоянное запоминающее устройство для многоместных симметричных функций

(53)5 6 11 С 17/00 НИЯ сравнитепамяти,Извеющее устсимметрименее арРАВНОЗНАЧНОСсумматорыход уст постоянное запоминая получения значений ых функций четырех й содержащее элемент , элемент НЕРАВНОЗИ, элемент ИЛИ-НЕ, два, шесть входов и стно также ройство дл чных булевгументов, НАЧ НОСТЬ ТЬ, элемент по модулюрой ства. в ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Киевский политехнический институтим.50-летия Великой Октябрьской социалистической революции(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ДЛЯ МНОГОМЕСТНЫХ СИММЕТРИЧНЫХ ФУНКЦИЙ(57) Изобретение относится к вычислитель-ной технике, в частности к постоянным запоминающим устройствам (ПЗУ),используемым в цифровых вычислительныхустройствах. Целью изобретения являетсясокращение аппаратурных затрат. Цель достигается тем, что в ПЗУ для многоместныхсимметричных функций, содержащем блок Изобретение относится к вычислительной технике, в частности к постоянным запоминающим устройствам (ПЗУ), используемым в цифровых вычислительных устройствах,Известно постоянное запоминающее. устройство для получения значений симметричных булевых функций, содержащее постоянные запоминающие узлы, дешифратор, элементы И, элемент ИЛИ, регистр и ПЗУ настроечных кодов. 2памяти, блок сравнения, коммутатор и регистр, информационные входы которого являются информационными входами устройства, информационные выходы регистра соединены с информационными входами блока сравнения и коммутатора, управляющие входы которого соединены с соответствующими выходами блока сравнения, введены дополнительные блоки памяти, адресный вход первой и второй групп первого блока памяти соединен с выходами соответственно первой и второй групп коммутатора, выходы третьей и последующей групп коммутатора соедйнены с адресными входами второй группы второго и последующих дополнительных блоков памяти соответственно, адреснйе входы первой группы второго и последующих дополнительных блоков памяти соединены с информацион-.ными выходами первого и последующих дополнительныхблоков памяти соответственно, выход йоследнего дополнительного блока памяти является выходом устройства, 1 табл.; 1 ил.4 татком этого устройства являет ьно большая требуемая емкозначения для произвольных симметричных информационными входами коммутатора, управляющие входы которого подключены к соответствующим выходам блока сравнения, а выходы - к входам накопителя.Недостатком такого постоянного запоминающего устройства является сравнительно большая требуемая емкость для аппа ратурных затрат. Указанная цель достигается тем, что в входы которого являются информационными входами устройства, информационные выходы регистра соединены с информационными входами блока сравнения и коммутатора, управляющие входы которого блоки памяти, адресный вход первой и второй групп первого блока памяти соединен с групп коммутатора, выходы третьей и последующей групп коммутатора соединены с адресными входами второй группы второго и последующих дополнительных блоков памяти соответственно, адресные входы первой группы второго и последующих последующих дополнительных блоков памяти соответственно, выход последнего дополнительного блока памяти является схема ПЗУ для многоместных симметричных функций.Предлагаемое ПЗУ для многоместных Недостатком такого устройства являет- выходы каждой группы разрядов регистра 1ся ограниченная область применения уст- соединены с -м входом блока 2 сравнения,ройства, так как оно не позволяет получать .выходов которого подключены к управляющим входам коммутатора 3, информацифункций. 5 онные входы которого соединены сНаиболее близким к изобретению явля- выходами подрегистров 1, . Адресный входется постоянноезапоминающееустройство первой группы первого блока памяти с нодля многоместных симметричных функций, мером 4.1 подключен к выходу первой групсодержащее входной регистр, информаци- пы коммутатора 3, выходы остальных группонные выходы которого соединены с соот которого с номерами (=2, К) соответственноветствующими входами блока сравнения и соединены с адресными входами вторыхгрупп блоков памяти, имеющих номера 4,-1. Информационный выход каждого блокапамяти с номе ром 4, щ (гп=1, ;-2) подключен15 к адресному входу первой группы блока памяти с номером 4, а+1, а выход последнегоблока памяти с номером 4, Еявляется вы-ходом устройства,хранения значений многоместных симмет- При конкретной реализации устройстваричных функций, что приводит к значитель регистр 1 может быть реализован, напри, ному росту аппаратурных затрат, мер, с использованием микросхем 155 ИР 1,Целью изобретения является снижение блок 2 сравнения может быть построен наоснове схем специализированных модулей,например устройства для выделения максипостоянномзапоминающемустройстведля 25 мального числа. Коммутатор 3 может бытьмногоместных симметричных функций, со- реализован с использованием элементов Идержащем блок памяти, блок сравнения, (микросхем 155 ЛИ 5). Блоки памяти 4,)0=-1,коммутатор и регистр, информационные 3 с) могут быть реализованы на постоянныхзапоминающих устройствах - микросхемах30 568 РЕЗ.Устройство работает следующим образом.Функция от 1 аргументов, инвариантнаясоединены с соответствующими выходами 35 к перестановкам ее аргументов, т.е. Г (Х 1,блока сравнения, введены дополнительные Х 2,.,Хи)=Р;-1(Х 1, Р(Х 2,"., Г 1(Х,Х)=Р 1(Х 2 Рк(Х 1 ., Г 1(ХкХ.)==Г(Х, Е 2(Хк, Г 1(Х 2, Х 1.) называетсявыходами соответственно первой и второй .многоместной симметричной функцией,40 Примерами многоместных симметричныхфункций являются функции суммы и произведения к аргументов, элементарные функ-ции от суммы и произведения к аргументови т.п., которые можно представить в виде45 суперпозиции симметричных функций двухдополнительных блоков памяти соединены переменных:с информационными выходами первого и У=-А"1+2+"3хк =( А"1 А )Ах )Ак)У=од, (Х 1 Х 2Хк)= (од Х 1 од, Х 2)+50 од сХз)+,од сХк)выходом устройства, Регистр 1 представляет собой Еп-разНа чертеже представлена структурная рядный регистр и состоит из п-разрядныхподрегистров 1, (=1,К), каждый иэ которыхпредназначен для приема -го входного ар 55 гумента (и-разряность -го аргумента),симметричных функций содержит регистр Входные аргументы Х поступают на со,1. выполненный в виде подрегистров 1, ответствующиеподрегистры 1,регистра 1(3=,Е), где М - количество аргументов функ- Блоком 2 сравнения осуществляется сравции, К - входовой блок 2 сравнения, комму- нение записанных на подрегистрах 1;аргутатор 3 и (К) блоков памяти 4, ) (=Г, Н), ментов Х,включенных каскадно. Информационные В зависимости от выполнения услови1755325 предлагаемом, рассчитанные при различных и и 3 с, где 3 с - количество аргументов, и - разрядность аргумента.Из таблицы видно, что требуемый объем 5 постоянной памяти предлагаемого устройства по сравнению с прототипом уменьша ется, а выигрыш в обьеме памлтиоцениваетсл согласно выражению:(2"+ 1) (2"+ 2(2"+ 3(-1) В2"(3(-1),Формула изобретения 15 Постоянное запоминающее устройство для многоместных симметричных функций, содержащее блок памяти, блок сравнения, коммутатор и регистр, информационные входы которого являются ин формационными входами устройства,информационные выходы регистра соединены с информационными входами блока сравнения и коммутатора, управляющие входы которого соединены с соответству ющими выходами блока сравнения, о т л ич а ю щ е е с я тем, что, с целью сниженил аппаратурных затрат, в него введены дополнительные блоки памяти, адресные входы первой и второй групп основного 30 блока памяти соединены с выходами соответственно первой и второй групп коммутатора, выходы третьей и последующей групп коммутатора соединены с адресными входами второй группы первого и по следующих дополнительных блоковпамяти соответственно, адресные входы первой группы первого и последующих дополнительных блоков памяти соединены с информационными выходами основного и 40 последующих дополнительных блоков памяти соответственно," выход последнего дополнительного блока памяти является выходом устройства. Требуемый объем постоянной памяти в предлагаемом ст ойстве бит сто 1048576 1572864 2097152 2621440 10"2 1014 1019 1 02 з0 Х 1Х 2Х 3Хк, (1) Х 2Х 1 , Х ,."-, Хк; (2) ХкХк . Х;Х на соответствующем выходе блока 2 сравнения появляется единичный сигнал. Будем считать, что при равенстве всех аргументов единичный сигнал появляется только на одном выходе, например на выходе 1, В зави-. симости от состолния выходов блока 2 сравнения коммутатоо 3 подает на адресный вход первой группы первого блока памяти с номером 4.1 самое меньшее из чисел Хь а остальные аргументы Х(3=2, К) в порядке возрастания (см. неравенства (13) подаются на адресные входы вторых групп блоков памяти с номерами 4, 3-1, Это приводит к тому, что на выходе блока памяти с номером 4.1 будет получено значение Е 1, на выходе блока памяти с номером 4,2 - значение Е 2 и т.д. На выходе же последнего блока памяти с номером 4, Ебудет получено значение Ек=Е (Х 1, Х 2, Хф Емкость накопителя ПЗУ в прототипе , определяется количеством 1-разрядных чисел в 2 "-ичной системе счисления, у которых значение каждого 3-го разряда (3=1,к) мень- ше или равно значению (3+1)-го разряда и больше или равно значению(3-1)-го разряда.Это количество равно п 2 "(2 "+1) (2 "+2) ,(2 "+ 1 -1,) Йбит В предлагаемом устройстве суммарная емкость используемых (Е) блоков памяти, включенных каскадно, составллет 2 ( К) бит,В таблице приведены требуемые объемы памяти в устройстве по прототипу и в игрыш в объеме памяти от использования1755325 Составитель Н,ЯхьяТехред М.Моргентал р А.Осауленк НКО Тираж стаЕннОго кам 113035, Мосета по изобретен , Ж, Рауиская ри иаводственно-изд ьс мбинатент", г. Ужгород, ул.Гагари Редактор Т.ЛазореЗаказ 2896ВНИИПИ Госуд Коррект Подпис Ям И ОТК