Регистр сдвига

(19) (11) 5 О 11 С 19/00 И ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Винницкий политехнический инсти(56) Авторское свидетельство СССРМ 1591072, кл. 6 11 С 19/ОО, 1988.(57) Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия повышенной достоверности, Цель изобретения - .повышение надежности регистра.Поставленная цель достигается тем, что регистр содержит первый и второй сумматоры16, 17 по модулю два с соответствующимисвязями, Т.к. вданном регистре разрешен-ными являются лишьте кодовые комбинации, которые содержат четное числоединиц, то при нарушении этого условияпроисходит переключение сумматоров 16,17. Искажение входйой кодовой комбина-ции контролируется сумматором 16, а выходной - сумматором 17. 1 ил,Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может бытьиспользовано в арифметико-логических устройствах последовательного действия, повышенной достоверности.Целью изобретения является повыше-.ние надежности регистра,На чертеже представлена функциональная схема регистра сдвига.Регистр сдвига содержит О-триггеры 1,мультиплексоры 2, первый 3, второй 4, третий 5 и четвертый 6 элементы И, информационные выходы 7 параллельного кода,вход 8 управления режимом мультиплексоров, первый вход 9 синхронизации, первыйинформационный вход 10 последовательного кода, второй 11 и третий 12 входы синхронизации регистра, первый 13 и второй 14информационные выходы последователь, ного кода, шину 15 сдвига, первый 16 ивторой 17 сумматоры по модулю два, выходы 18, 19 индикации сбоев входного и выходного кодов соответственно, второйинформационный вход 20 последовательного кода,Регистр работает следующим образом.Регистр сдвига способен осуществитьсдвиг двоичного кода и кода Г 2 на одинразряд вправо, на два разряда вправо, атакже выполнить преобразование последо, вательного двоичного кода и кода с основанием Г 2 в соответствующие параллельныекоды и, наоборот, параллельные двоичныекоды и коды / 2 - в последовательные коды, При этом одновременно с преобразованием последовательного кода с основаниемГ 2 в параллельный осуществляется с помощью сумматора 16 по модулю два контроль входного кода на четность пар рядомстоящих разрядов кода. Наличие одной единицы в любой паре кодовой комбинациисвидетельствует об ее искажении и, следовательно, о бессмысленности дальнейшегопреобразования. О таком состоянии сигнализирует появление единичного сигнала навыходе 18. Аналогичным образом выполняют контроль выходного кода с помощьюсумматора 17 по модулю два при преобразовании параллельного кода с основаниемГ 2 в последовательный код, Об искажениикодовой комбинации свидетельствует наличие единичного сигнала на выходе 19 контроля, по которому также прекращаетсяпреобразование.Преобразование последовательногодвоичного кода или кода М 2 в параллельный код требует подачи последовательногокода на вход 10, начиная со старших разрядов, и подачи сигналов в шину 15 сдвигаодновременно с ними синхросигналов на вход 9. Предварительно необходимо к входу 8 регистра приложить логический сигнал,5 Преобразование при этом происходит потактно путем поразрядной записи сдвига вправо на один разряд информации в регистре, Заканчивается преобразование последовательного кода в параллельный в момент10записи информации о младшем разряде всоответствующий триггер 1, Для ускорения преобразования последовательного кода в параллельный необходимо на вход 8 регистра подать сигнал "1", а к входам 10 и 20 15 приложить информацию соответственночетных и нечетных разрядов двоичного кода или кода Г 2. Вследствие одновременного поступления поразрядной информации на входы 10 и 20 синхросигналов на входе 9 и 20 импульсов сдвига в шине 15 осуществляетсязапись информации в триггеры 1 и сдвиг вправо на два разряда одновременно, Поэтому процесс преобразования в данном случае происходит в два раза быстрее по 25 сравнению с предыдущим случаем, Преобразование параллельного кода в последовательный код на регистре сдвига требует синхронной подачи сигналов в шину 15 регистра и сигналов на вход 11 регистра. Тогда 30 последовательно во времени на выходе 13регистра появляется информация о каждом разряде кода, предварительно записанном в регистре, начиная со старших 35 разрядов. В шине 8 регистра при этом присутствует сигнал "0". Если на вход 9 регистра подать сигнал "1",то преобразование "осуществляется в два раза быстрее, так как сдвиг вправо происходит одновремен но на два разряда. Последовательный кодпри этом последовательно во времени появляется на выходах 13 и 14, для чего импульсные сигналы синхронно должны поступать в шину 15 регистра и на входы 45 11 и 12.Для последовательного сдвига на одинразряд вправо единицы, записанной в. триггер 1 младшего разряда, необходимоприсутствие сигнала "0" в шине 8 регистра 50 и импульсных сигналов в шине 15 сдвига;Последовательный сдвиг вправо на два разряда информации, записанной в триггеры 1 двух младших разрядов, требует наличия во входе 8 регистра единичного 55 сигнала и импульсных сигналов в шине 15регистра, Результаты сдвига в данном случае присутствуют последовательно во времени, начиная с выхода 7 первого (второго) разрядов по выход 7 предпоследнего (последнего) разрядов,Заказ 2896 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Формула изобретения Регистр сдвига по авт,св. М 1591072, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности регистра, он содержит первый сумматор по модулю два, первый и второй входы которого соединены с выходамй первого и второго элементов И соответственно, а выход является выходом индикации сбоя входного кода регистра, второй сумматор по модулю два, первый и второй входы которого соединены с выхода ми третьего и четвертого элементов И соответственно, а выход является выходом индикации сбоя выходного кода регистра,