Оперативное запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(19) И 1) 344 1)4 б 11 С ПИСАНИЕ ИЭОБРЕТА ВТОВСКОМУ СВИДЕТЕЛЬСТВУ(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮ УСТРОЙСТВО(57) Изобретение относится к вычисл ной технике и может быть использов вычислительных устройствах и систем работки информации. Цель изобретен повышение быстродействия устройства ройство содержит блоки памяти 1, деш тор 2, элементы ИЛИ 3, элементы ИПоставленная цель достигается за счет временной записи информации во все памяти. 1 ил. Онышко о СССР , 1983.. И. Принципы н. - Л.: Маши, рис. 1,0,12. ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ1383441 Формула изобретения Составитель С. ШустенкоРедактор Н . Рогулич Техред И. Верес Корректор О. КравцоваЗаказ 99/52 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий3035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислительнойтехнике и может быть использовано в вычислительных устройствах и системах обработки информации.Цель изобретения - повышение быстродействия устройства,На чертеже приведена структурная схемаустройства,Устройство содержит блоки 1 памяти,дешифратор 2, элементы ИЛИ 3, вход 4 чте ния, адресные входы 5, вход 6 записи, информационные выходы 7, выход 8 идентификации, вход 9 группового чтения, элементы И 10 и 11 и вход 12 записи.Устройство работает следующим образом.При обращении к устройству на вход 5 15адреса поступает т-разрядный адрес, старшие К разрядов которого поступают на дешифратор 2 и являются адресом М блоковпамяти, младшие т-К разрядов которого поступают на адресные входы Л блоков памяти.На одном из выходов дешифратора 2 вырабатывается сигнал разрешения выборки, блока памяти, который поступает на входысоответствующих элементов И 10 и 11 иразрешает прохождение сигналов Запись(ЗП) и Чтение (ЧТ) на соответствующий блок памяти,При выполнении процедуры записи навходе 9 сигнал отсутствует, на входы 6 подаются записываемые данные, которые записываются в блок памяти, номер которогоопределяет дешифратор 2. При выполнении 30процедуры чтения на входе 9 сигнал такжеотсутствует. Блок памяти, номер которогоопределяет дешифратор 2, выставляет на вы ходах 7 считываемые данные.Выход 8 идентификации отмечает периодзанятости соответствующего блока памяти, 35При обнулении Л 1 блоков памяти или заполнении их однородной информацией во время тестирования младшие т-К разрядов адреса шины 5 адреса поступают на адресные входы У блоков памяти. На входы 6 подаются записываемые данные. На вход 9 подается сигнал, являющийся обобщенным сигналом записи, поступающий через элементы ИЛИ на входы записи блоков памяти. По этому сигналу информация с входов 6 записывается сразу во все блоки памяти. Оперативное запоминающее устройство, содержащее блоки памяти, адресные входы которых являются адресными входами первой группы устройства, дешифратор, входы которого являются адресными входами второй группы устройства, информационные входы и выходы блоков памяти являются соответственно информационными входами и выходами устройства, элементы И первой группы, элементы И второй группы, выходы дешифратора подключены к первым входам соответствующих элементов И первой и второй групп, выходы элементов И первой группы подключены к входам чтения соответствующих блоков памяти, вторые входы элементов И первой группы объединены и являются входом чтения устройства, вторые входы элементов И второй группы объединены и являются входом записи устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит элементы ИЛИ, выходы которых подключены к входам записи соответствующих блоков памяти, первые входы элементов ИЛИ подключены к выходам соответствующих элементов И второй группы, вторые входы элементов ИЛИ объединены и являются входом групповой записи устройства.
СмотретьЗаявка
4106092, 20.05.1986
ПРЕДПРИЯТИЕ ПЯ В-8751
КУЗНЕЦОВ АЛЕКСАНДР АЛЕКСЕЕВИЧ, ОНЫШКО ВИКТОР ПЕТРОВИЧ
МПК / Метки
МПК: G11C 11/00
Метки: запоминающее, оперативное
Опубликовано: 23.03.1988
Код ссылки
<a href="https://patents.su/2-1383441-operativnoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Оперативное запоминающее устройство</a>
Устройство для обработки элементов сканерных изображений
Номер патента: 1134945
Опубликовано: 15.01.1985
Авторы: Андреев, Беляков, Еремеев, Маслеников, Светников
МПК: G06T 1/60
Метки: изображений, сканерных, элементов
...счетчика и к нулевому входу триггера, выходы переносов третьего счетчика подключены. соответственно к информа 5 ционным входам третьего коммутатора, выход которого подключен к счетному входу четвертого счетчика и к единичному входу триггера, выходы разрядов четвертого. счетчика подключены соответственно к информационным входам четвертого коммутатора, выходы которого соединены с второй группой входов сумматора содержимого счетчиков, единичный выход триггера подключен к .15 второму входу первого элемента И, выХод которого соединен с входом первб- го элемента НЕ, выход сумматора содержимого счетчиков соединен с первым адресным входом блока памяти коэф фициентов преобразования, первый управляющий вход, первый информационный вход и...
Устройство контроля группы цифровых блоков
Номер патента: 1798786
Опубликовано: 28.02.1993
Автор: Чернега
МПК: G06F 11/26
Метки: блоков, группы, цифровых
...линейным трансформаторам, используемых в модемах типа УПС - 2, 4 ТЧ. Входное и выходные сопротивления блока согласования составляют 600 Ом, а коэффициент передачи от выхода имитатора канала до входа соответствующего модема равен 1.Элемент ИЛИ-НЕ 6 вырабатывает синхросигналы нэ основании импульсов, поступающих с контролируемых модемов по цепям стыка С 2 - 115 "Синхронизация элементов принимаемого сигнала". Каждый модем переключает состояние цепи из высокого уровня в низкий в середине принимаемого единичного элемента. Поэтому синхроимпульсы должны формироваться в моменты времени, когда состояние цепей 115 всех модемов принимает низкий уровень, то есть согласно логическому уравнению у = х 1 + х 2 ++ хл, где у. - выход элемента ИЛИ-НЕ,...
Постоянное запоминающее устройство
Номер патента: 1367042
Опубликовано: 15.01.1988
МПК: G11C 17/00
Метки: запоминающее, постоянное
...входом первого формирователя адреса, выход которого соединен с адресным входом первого блока памяти, выход которого соединенс информационным входом первого уси-лителя считывания, выход которого соединен с информационным входом первого регистра числа, первый выход которого является первым выходом устройства, первый вход блока управленияявляется входом обращения устройства,первая группа выходов блока управления соединена с вторыми входами уп.равлениявыходом регистра адреса,первого формирователя адреса, первогоусилителя считывания и первого регистра числа соответственно, а втораягруппа выходов соединена с третьимивходами начальной установки регистраадреса и первого регистра числа соответственно, о т л и ч а ю щ е е с ятем, что, с...
Устройство для приоритетного распределения заданий
Номер патента: 1509888
Опубликовано: 23.09.1989
Автор: Чахмахчьян
МПК: G06F 9/50
Метки: заданий, приоритетного, распределения
...по линиям 22 через элементы ИЛИ 33 группы) и переводит в единичное состояние соответствующий триггер 11.Контроль срабатывания временных интервалов, которые должны быть задействовань 1 в заданное время суток, производится следующим образом, Импульсы от генератора 4 подаются на делитель 6, который выдает импульсы с периодом такой величины, с точ 1509888ностью до которой нужно вести отсчетвремейи суток. Текущее состояниесчетчика 8 сравнивается с кодами, которые записаны в регистрах 28 с по 5мощью схем 29 сравнения. Аналогичноостальным типам временных интерваловсрабатывание этик временных интервалов фиксируется триггером 27 группы.Таким образом, на выходах триггеров 11 и 27 формируется информационное слово, каждому единичному разряду...
Устройство для контроля выполнения программ
Номер патента: 1522215
Опубликовано: 15.11.1989
МПК: G06F 11/28
Метки: выполнения, программ
...из входов первой группы элементов ИЛИ б, на -и выходе, гденом с Вия и ов ки 45 50 55,тов ИЛИ соответственно. Сигнал,соответствующий коду проверки х-й контролируемой переменной, с группы выходов первого блока элементов ИЛИ 3поступает на группу входов дешифратора 4. При этом на 1-ом выходе,гдеХ - код проверки (1 = 1, 1 О), первого дешифратора 4 появится сигнал.Каждый выход дешифратора соответствуетодному из возможных вариантов проверки контролируемых переменных, Каждыйчетный выход дешифратора 4 соответствует условиям проверки правильности изменения контролируемых переменных, а каждая пара выходов соответствует одинаковым логическим операциям проверки контролируемых переменных. В случае, если код проверкиконтролируемых переменных равен 2,4,...
Предыдущий патент: Многоканальное устройство исправления ошибок для магнитных накопителей
Следующий патент: Программируемое постоянное запоминающее устройство
Случайный патент: Тара для транспортирования комплексных обедов