Устройство для управления регенерацией информации в динамической памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 4 б 11 С 11 АНИЕ ИЗОБРЕТЕНИ ПРАВЛЕНИЯ АЦИИ В ДИий институтешков СССР979. СР1985,ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ УРЕГЕНЕРАЦИЕЙ ИНФОРМНАМИЧЕСКОЙ ПАМЯТИ(57) Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств на основе элементов полупроводниковой динамической памяти. Цель изобретения - повышение быстродействия устройства. Устройство содержит блок 1 синхронизации, преобразователи 2, 6 кодов, блок 3 памяти, регистры 4, 7, приоритетные шифраторы 5, 8, адресный мультиплексор 9. В устройстве с увеличением количества адресуемых по внешним обращениям столбцов динамической памяти в течение допустимого периода регенерации сокращается длительность опроса накопителя признаков внешних обращений, что существенно сокращает время обращения по всем строчным адресам. 1 з.п. ф-лы, 4 ил.388945 11Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств на основе элементов полупроводниковой динамической памяти,Цель изобретенияповышение быстродействия устройства.На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 - функциональная схема преобразователя кодов адреса; на фиг. 3 и 4 - временные диаграммы работы устройства в режимах внешнего обращения и регенерации соответственно.Устройство содержит (фиг. 1) блок 1 синхронизации, первый преобразователь 2 кодов адреса, блок 3 памяти, первые регистр 4 и приоритетный шифратор 5, вторые преобразователь 6, регистр 7 и шифратор 8, а также адресный мультиплексор 9, управляющий 10 и адресный 11 входы устройства и информационные выхсды 12 и 13 устройства.Преобразователь 2 кодов адреса (фиг. 2) содержит дешифратор4, элементы ИЛИ 15, И 16 и элемент И-НЕ 37. Входы дешифратора 14 являются адресными входами преобразователя, вторые входы элементов ИЛИ 15 - адресными входами, вторые входы элементов И 16 - управляющий вход преобразователя. Выходы элементов И 6 являются информационным выходом преобразователя, выход элемента И-НЕ является выходом запроса преобразователя. Выходы дешифратора 14 соединены с первыми входами элементов ИЛИ 15, выходы которых соединены с первыми входами элементов И и входами элементов И-НЕ,5 10 15 20 25 ЗС 35 40 45 50 55 На фиг. 3 и 4 обозначены: а - г - выходы блока 1 синхронизации; д - е - младшие разряды соответственно выходов 12 и 13 устройства; ж - и - соответственно выходы первого, второго и восьмого разрядов дешифратора 14 преобразователя 2; к - м - соответственно выходы первого, второго и восьмого разрядов блока 3 памяти; н - п - выходы первого, второго и восьмого разрядов первого регистра 4; р - выход запроса преобразователя 2; с - т - зыходы первого и шестнадцатого разрядов второго регистра 7; у - выход запроса второго приоритетного шифратора 8.По входу 10 поступают сигналы запроса внешнего обращения, гактирования, начала и конца регенерации, по входу 1 - строчные адреса внешнего обращения. С выходов 12 задаются старшие разряды строчных адресов динамической памяти, с выходов 13 - младшие.Устройство реализовано для управления адресацией динамической памяти, в которой для регенерации опрашиваются 128 столбцов по семи разрядам строчных адресов. В качестве АКприняты разряды АК 7 - 4, в качестве АК - АКЗ - 1. Первый преобразователь 2 реализован как преобразователь трех- разрядного двоичного в восьмиразрядный позиционный код, блок 3 памяти - как матрица 8 х 16, первый приоритетный шифратор - как преобразователь восьмиразрядного позиционного в трехразрядный двоичный код, вторые преобразователь 6 и шифратор 8 - соответственно как преобразователи 4 - 16 и 16 - 4.Устройство работает следующим образом.Режим внешнего обращения задается уровнем 1 с выходаблока 1 синхронизации (фиг. За) . Строчные адреса (фиг. Зд, е) поступают синхронно с сигналами с выхода 1 У блока 1 (фиг, Зг). Адресный мультиплексор 9 подключает к выходам 12 устройства сигналы АК-, к выходам 13 - АК, поступающие по адресному входу 11. По АКиз обнуленного в течение цикла регенерации блока 3 памяти выбирается байт, заносящийся по сигналу с выхода 111 блока 1 (фиг. Зв) в первый регистр 4 (фиг. Зн - п). По АК- дешифратор 14 первого преобразователя 2 кодов адреса формирует признак внешнего обращения с уровнем 1, соответствующий этому АК; (фиг. Зж - п). Затем он складывается по ИЛИ с предыдущими признаками внешнего обращения по данному АК. - , зафиксированными в регистре 4, после чего информация с выхода преобразователя 2 по сигналу записи с выхода 11 блока 1 (фиг. Зб) записывается в блок 3 памяти (фиг. Зк - м) После этого по следующему АКиз блока 3 памяти выбирается следующий байт. Так обнуленные за цикл регенерации ячейки блока 3 памяти устанавливаются в 1 по строчным адресам внешних обращений.В случае, когда внешняя выборка происходит по всем АК ., соответствующим данному АК-, то при выборке из блока 3 памяти байта при подаче последнего из этих адресов, записи в регистр 4, сложении его содержимого с последним признаком выборки все выходы элементов ИЛИ 15 блока 2 устанавливаются в состояние 1. По ним блок 2 вырабатывает сигнал запроса уровня О (фиг. Зр), по которому информационные выходы блока 2 устанавливаются в состояние О, и это записывается в блок 3 памяти. По этому же запросу синхросигналом с выхода 1 У блока 1 (фиг. Зг) во второй регистр 7 заносится признак внешнего обращения по АК(фиг. Зс - т), который сформирован вторым преобразователем 6 кодов адреса. При поступлении следующего адреса сигнал запроса сбрасывается. Так, при обращении по всем АК ., соответствующим данному АК-, во всех разрядах байта, хранящегося в блоке 3 по адресу АК-, устанавливаются О, а во втором регистре 7 - признак внешнего обращения в разряде, соответствующем этому АКЕсли внешнее обращение ведется по всем строчным адресам АК 1 - 7, все разряды ре13889454ращения по АК. в блоке 2 памяти и поАК. в регистре 7 оказываются сброшенными. 10 15 Формула изобретения 3гистра 7 устанавливаются в 1 и все байты блока 3 памяти оказываются обнуленными В этом случае при переводе устройства в режим регенерации второй приоритетный шифратор 8 выдает сигнал запроса (фиг. Зу), по которому регистр 7 сбрасывается, и устройство вновь становится готовым к работе в режиме внешнего обмена.В режиме регенерации адресный мультиплексор подключает к выходам 12 устройства выходы второго приоритетного шифратора 8, к выходам 13 - выходы первого шифратора 5. АК- определяются по отсутствию признаков внешнего обращения во втором регистре 7, АК . - по отсутствию признаков внешнего обращения в регистре 4. Шифратор 8 формирует код АК-, соответствующий первому из О на выходах регистра 7. По нему из блока 3 памяти выбирается информационный байт и записывается в регистр 4. Шифратор 5 формирует код АК-, соответствующий первому из О на выходах регистра 4. Преобразователь 2 устанавливает 1 в разряде, соответствующем этому АК., и складывает его с содержимым регистра 4. Эта информация по сигналу с выхода 11 блока 1 (фиг. 4 б) записывается в блок 3 памяти (фиг, 4 к - м) и по синхросигналу с выхода 111 блока 1 (фиг. 4 в) перезаписывается в регистр 4 (фиг, 4 н - п). Тем самым первый из О на входах шифратора 5 сбрасывается, а на его выходах устанавливается АК ., соответствующий следующему О. Процесс продолжается до выставления на выходе шифратора 5 кода АК., соответствующего последнему О на выходах регистра 4. При сложении по ИЛИ в преобразователе 2 кода, соответствующего этому АК ., и содержимого регистра 4 выход запроса преобразователя 2 (фиг. 4 р) устанавливается в О. Информация на выходе преобразователя 2 сбрасывается, и по сигналу записи с выхода 11 блока 1 в блок памяти по данному АКс. записывается нулевой байт. Затем при наличии сигнала запроса преобразователя 2 по синхросигналу с выхода 1 У блока 1 (фиг. 4 г) во второй регистр 7 заносится код, оразованный во втором преобразователе 6 сложением по ИЛИ содержимого регистра 7 с преобразованным в позиционный кодом АКс. (фиг. 4 с - т). В результате первый из О на входах приоритетного шифратора сбрасывается, и на его выходах устанавливается АК:., соответствующий следующему О на выходах регистра 7, Процесс продолжается до исчезновения последнего из О на выходах регистра 7, после чего шифратор 8 выдает сигнал запроса (фиг. 4 у), По нему регистр 7 сбрасывается, и выдается сигнал окончания регенерации. Тем самым в процессе регенерации адресуются только те столбцы динамической памяти, которые не адресовались в предыдущем цикле внешнего обращения, а в конце регенерации все признаки внешнего об 20 25 30 35 40 45 50 55 Таким образом, в устройстве с увеличением количества адресуемых по внешним обращениям столбцов динамической памяти в течение допустимого периода регенерации сокращается длительность опроса накопителя признаков внешних обращений, что существенно сокращает время занятости регенерацией. В преде.пьном случае, при внешних обращениях по всем строчным адресам, быстродействие предлагаемого устройства дпя рассматриваемого варианта повышается по сравнению с прототипом в 16 раз по числу кодов адресов АК-. 1. Устройство для управления регенерацией информации в динамической памяти, содержащее адресный мультиплексор, блок памяти, первые преобразователь кодов адреса, регистр, приоритетный шифратор и блок синхронизации, первый вход которого является входом запроса внешнего обращения устройства, первый выход блока синхронизации подключен,к управляющему входу адресного мультиплексора, второй выход блока синхронизации подключен к входу записи блока памяти, третий выход блока синхронизации подключен к синхровходу первого регистра, информационные входы которого подключены к выходам блока памяти, выходы первого регистра соединены с входами первого приоритетного шифратора и информационными входами первого преобразователя кодов адреса, информационные выходы которого подключены к информационным входам блока памяти, адресный вход которого подключен к первому выходу адресного мультиплексора и является первым информационным выходом устройства, адресный вход первого преобразователя кодов адреса подключен к второму выходу адресного мультиплексора и является вторым информационным входом устройства, первый адресный вход адресного мультиплексора является адресным входом устройства, второй адресный вход адресного мультиплексора подключен к выходу первого приоритетного шифратора, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены второй преобразователь кода адреса, второй регистр и второй приоритетный шифратор, информационные выходы которого подключены к информационным входам адресного мультиплексора, выход запроса второго приоритетного шифратора подключен к входу сброса второго регистра и входу задания режима блока синхронизации, информационные входы второго приоритетного шифратора соединены с выходами второго регистра и информационными входами второго преобразователя ко 1388945дов адреса, адресные вхсды которого подключены к первым выходам адресного мультиплексора, выход второго преобразователя кодов адреса соединен с информационными входами второго регистра, синхровход которого подключен к четвертому выходу блока сйнхронизации, вход разрешения записи второго регистра соединен с выходом запроса и управляющим входом первого преобразователя кодов адреса.2. устройство по и. 1, отличающееся тем, что преобразователь кодов адреса содержит элементы И-НЕ, ИЛИ, И и дешифратор, выходы которого подключены к первым входам 6элементов ИЛИ, выходы которых соединены с первыми входами элементов И, выходы которых являются информационными выходами преобразователя кодов адреса, входы дешифратора являются информационными 5 входами преобразователя кодов адреса, адресными входами которого являются вторые входы элементов ИЛИ, вторые входы элементов И объединены и являются управляющим входом преобразователя кодов адреса, входы элемента И-НЕ соединены с выходами элементов ИЛИ, выход элемента И-НЕ является выходом запроса преобразователя кодов адреса.на НИИПИ Государственного 113035, Москв Производственно-полиграфтор А. Зимокосовноеий и открытийПроектная, 4 Составитель С. Шустенко Техред И. Верес Коррек Тираж 590 Подпис омнтета СССР по делам изобретен Ж - 35, Раушская наб., д. 45 еское предприятие, г. ужгород. ул