Запоминающее устройство с коррекцией ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ЯО 1381605 150 4 О 11 С 29/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ПИСАНИЕ ИЗОБРЕТЕ ЛЬСТВУ ВТОРСКОМУ СВИ здании высо ежных числительных систем 10 ения является у повышение досто ройство содержи р тр и реги ен енерно-строитель ности Киевскии политехниим. 50-летия Великой алистической революоования, декодинифратор, блоопределения ован верС;Д.Бушуев,Н,Орлова и А.А.Щеронибочэле- ель ых разрядов ент ИЛИ и б к управлени овпадения. Ц и(56)У 842 изобретенияустройство бта ИЛИ, позвподсчета кол ием лел но ожносьэоти их кор устр вные ер,ичестявля ит во УСТРОИСТВО С КОРок в ется определделении возм2 ил. ычислиспольноситсяожет быт(71) Киевский иный институт ический институтОктябрьской социции(72) 0Б.БилецкВ И.Корнейчук,681.327,Ь (08Авторское сви976, кл. С 11Конопелько В,К.ое хранение инфориковых эапоминающиадио и связь 198Фис. Ь.ч.54) ЗАПОИИНА 10 ЩЕЕЕКЦИЕЙ 011 Д 1 БОК57) Изобретение оельной технике и8)етельство СССР С 29/00, 1981.11 осев В.В. Надежации в полупроводх устройствах.с199-200,зовано при соз аломинающихЦелью иэобретустройства иконтроля, Усттель, входнойва, блоки коди коррекции,тиров ани я, бл остигается введен ока совпадения и ляющих отказаться чества ошибок в с определения воэм ии, а также испол стве коды (наприм для которых кол читанном слове не ющим фактором при жности их коррекцИзобретение относится к вычислительной технике и может быть нспользовано при создании высоконадежныхзапоминающих и вычислительных систем,Целью изобретения - упрощение устройства и повышение достоверностиконтроля.На фиг,1 приведена структурнаясхема запоминающего устройства с коррекцией ошибок; на фиг.2 - примерсхемы блока управления,Запоминающее устройство с коррекцией ошибок содержит накопитель 1 садресными входами 2, входной регистр 153 и регистр 4 слова, блоки 5 кодирования и декодирования 6, дешифратор7, блок 8 инвертирования, блок 9 определения ошибочных разрядов, блок10 совпадения, элемент ИЛИ 11, блок 2012 коррекции, блок 13 управления, атакже информационные входы 14 и выходы 15, управляющие входы записи, чтения и синхронизации 16. На фиг. также обозначены выходы 17, 18 блока 13управления.Входной регистр 3 выполнен на Т 11 триггерах, причем Т-входы всех триггеров объединены и образуют управляющий вход инвертирования содержимого 30регистра.Блок 13 управления содержит Р- триггеры 19 и 20, элементы И 21 - 24, элемент ИЛИ 25 и элемент ИЛИ-НЕ 26.Запоминающее устройство с коррекцией ошибок работает следуицим образом.При записи п-разрядное информационное слово поступает по входу 14 в блок 5 кодирования, в котором коди руется в соответствии с кодом, исправляющим одну ошибку, например кодом Хэмминга, К полученному кодовому слову добавляется также один маркерный разряд, который первоначально 45 устанавливается в состояние н 0.Затем полученное таким образом кодовое слово передается во входной регистр 3, с выходов которого записывается в выбранную ячейку накопителя 1 (адрес ячейки поступает па шине 2). Запоминающие ячейки накопителя 1 имеют разрядность (г,. + к + 1), где к - количество контрольных разрядов, формируемых блоком кодирования, и один разряд - маркерный.Для контроля правильности хранящейся в накопителе 1 информации (ш + + к + 1-разрядное слово считывается на регистр слова 4, Содержимое регистров 3 и 4 поступает на входы блока 9 определения ошибочных разрядов, представляющего собой группу элементов ИСК.1 ЮЧАЮЩЕЕ ИЛИ. В блоке 9 коды поразрядно сравниваются. На выходах блока 9 в тех же разрядах, которые не совпадают, появляются "1". Это свидетельствует о том, что в этих разрядах возникла ошибка, В случае, если ошибки в слове нет, т.е. выходы схемы 9 - в нулевом состоянии, на выходе элемента ИЛИ 11 формируется "0", поступающий в блок 13 управления. По этому сигналу вырабатывается сигнал, свидетельствунций об окончании цикла записи, В случае, если хотя бы в одном разряде на выходах блока 9 появится "1", на выходе элемента ИЛИ 11 вырабатывается "1".Одновременно с этим содержимое регистра слова 4 без изменений (так как маркерный разряд - О) передается через блок 8 инвертирования и поступает в блок 6 декодирования, в котором формируются контрольные соотношения, по которым дешифратор 7 устанавливает ошибочный разряд. Информация с выходов дешифратора и блока определения ошибочного разряда поступает в блок 10 совпадения, который определяет, соответствует ли ошибочный разряд, определенный при декодировании слова, номеру (или номерам) разрядов с ошибкой, определенных блоком 9. Если такое совпадение существует (т,е, ошибочный разряд определен правильно), на выходе блока 10 формируется сигнал "0", по которому блок 13 управления вырабатывает сигнал об окончании цикла записи и готовности устройства принять следующее слово. Б противном случае (такое совпадение отсутствует, что возможно при возникновении многократной ошибки, которая, однако, идентифицируется, либо при неправильном функционировании блока декодирования 6 или дешифратора 7) на выходе блока 10 формируется сигнал "1", по которому блок 13 управления вырабатывает сигналы для выполнения следующей последовательности действий (необходимо отметить, что сигналы для выполнения этих же действий блок управления формирует и в случае, если произошла ошибка в маркерном разряде ячейки, т.е. на выходе последнегоэлемента ИС 1 С 1 ЮЧАНЦЕЕ ЮИ, входящегов состав блока 9, появился единичныйсигнал): выдачу инверсного содержимого входного регистра 3 (всех разря 5до в, включая и маркерный ); з аписьего в накопитель 1, считывание с него в регистр 4 слова,Содержимое регистров 3 и 4 сравнивается в блоке 9 определения ошибочных разрядов (сравниваются инверсное значение исходного слова, хранящегося в регистре 3, и значение инверсного слова, считанного из накопителя, т.е. два инверсных кода). Иесли ошибки в слове отсутствуют (чтовозможно в случае, если первоначально г-кратный отказ привел к появлению-кратной, многократной ошибки), тона выходе элемента ИТТИ 11 появляетсясигнал "0", по которому блок управления Формирует сигнал об окончаниицикла записи. Если хотя бы в одном разряде на выходах блока 9 появляется "1",то на выходе элемента ИЛИ 11 Форыруется сигнал 1 , запрещающий выработку блоком 13 управления сигнала,окончания записи.Одновременно с этим с вьг одом регистра 4 слова информация поступаетна одни входы блока 8 инвертирования8, ца другой вход которого поступает значение маркерного разряда, итак как после инвертирования и залиси в накопитель оц стал равцым 1,то содержимое регистра 4 в блоке 8инвертируется (инверсный код записываемого слова ицвертируется и получают прямой код), С выходов блока8 инвертирования кодовое слово посту-,10пает в блок 6 декодирования, в котором формируются контрольные соотношения, по которым дешифратор 7 определяет ошибочный разряд, С помощьюблока 10 совпадения определяют,соответствуат ли номер ошибочного разряда, определенный при декодированиислова, номеру (номерам) разрядовс ошибкой, определяемых блоком 9,Если ошибочный разряд определен правильно (т.е. есть такое совпадение),то на выходе блока 10 появляется сиг"нал 0, по которому блок 13 управления вырабатывает сигнал об окончании цикла записи и готовности устройства принять новую информацию. Впротивном случае (такое совпадениеотсутствует) произошла многократнаяошибка, которая це может быть исправлена предлагаемым запоминающимустройством. При этом ца выходе блока 10 появляется сигнал "1", по которому блок 13 управления Формируетсигнал об исключении обращения кданной ячейке накопителя, и записьинформации необходимо осуществить вячейку по другому адресу,На этом цикл записи оканчивается,1 аким образом, в выбранной ячейкенакопителя информация хранится впрямом или инверсном коде в зависимости от кратности возникшей ошибки,которая может быть исправлена предлагаемым устройством. Значение маркерного разряда (Р) прц этом указывает, в каком коде записана информация в данной ячейке: ."Г = О - прямойкод, Г = 1 - инверсный код,В режиме считывания (: + к + ) -разрядное слово поступает с гыбраццой ячейки накопителя 1 в регистр 4слова. И если МР = О, то содержимоерегистра 4 без изменения передаетсячерез блок 8 инвертирования в блок 6декодирования и на один из входовблока 12 коррекции. Блок 6 формируетконтрольные соотношения, по которь 1 мдешифратор 7 определяет номер ошибочного разряда (если оц есть), поступаюшии ца вторые входы блока 2 коррекции, В бцоке 12 коррекции ошибочный разряд ицвертируется, а блок 13управления Формирует управляющийсигнал, разрешающий прием потребителем исправленного слова с выходнойинформационной шинь 1 15.Если в выбранной ячейке накопителя исходное слово хранилось в инверсном коде (т.е. ИР = 1), то содержимое регистра слова 4 при передаче через блок 8 инвертируется (благодаря тому, что ИР = 1) и получается прямой код слова. Далее сохраляется последовательность действий, описанная в предыдущем абзаце,Формула изобретенияЗапоминающее устройство с коррекцией ошибок, содержащее блок кодирования, входы которого являются информационными входами устройства и соединены с входами ицформациоццых разрядов вхс 1 дного регистра, входы контрольных разрядов которого подключены к выходам блока кодирования, а цао 1381605ды соединены с входами первой группы блока определения ошибочных разрядов и с информационными входами накопителя, адресные входы которого являются адресными входами устройства, а выходы подключены к входам регистра слова, выходы которого соединены с входами второй группы блока определения ошибочных разрядов и входами блока инвертирования, выходы которого подключены к входам первой группы блока коррекции и входам блока декодирования, выходы которого соединены с входами дешифратора, выходы которого подключены к входам второй группы блока коррекции, выходы которого являются информационными выходами устройства, один из выходов блока определения ошибочных разрядов соединен с входом признака .записи инверсного слова блока управления, входы записи, чтения и синхронизации которого являются одноименными входами устройства, выход чтения-записи блока управления подключен кодноименному вхо е вый выход синхронизации блока управления соединен с синхровходом входного регистра, второй выход синхронизации блока управления подключен к 5синхровходу регистра слова, входу обращения накопителя и является выходомготовности устройства, выход признака инверсии блока управления соединен с управляющим входом входного регистра, а выход признака неисправимой ошибки блока является одноименным выходом устройства, о т л ич а ю щ е е с я тем, что, с цельюупрощения устройства и повышения достоверности контроля, в устройствовведены блок совпадения и элементй 1 И, причем входы первой группы блока совпадения соединены с выходами 20 группы блока определения ошибочныхразрядов и входами элемента ИЛИ, выход которого подключен к входу признака ошибки блока управления, входпризнака совпадения которого соеди нен с выходом блока совпадения, входывторой группы которого подключены к13816 5 фри. ь О.Ис лийнык СоставиТехред Л ректор С.Ш Редакто овтин исное Тираж 590 Ы 1 ПИ 1 осударственного по делам изобретений 13035, Москва, Ж, РаЗака омитета СССР открытии ская наб