Постоянное запоминающее устройство

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз . СоветскихСоциалистическихРеспублнк вв 943848 И 1 М. Кп.(23) ПриоритетОпубликовано 1%0782, Бюллетень Мо 26 а 11 С 17/0.0 Государственный комитет СССР но делам изобретений и открытий(53)УДК 681.32766(0888) Дата опубликования описания 15.07.82 ф фЩ и(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО Изобретение относится к автоматике и вычислительной технике,и может быть использовано прн изготовлении постоянных запоминающих устройств (ПЗУ) .Известно ПЗУ, содержащее матрицы, состоящие из нелинейных элементов, связывающих адресные и разрядные шины, а также дешифраторы и шифраторы. Построение ПЗУ по такой схеме уменьшает количество элементов связи в матрицах, но выходы матриц соединены с шифраторами и де шиФраторами, которые сами будут иметь большое количество элементов 1). Наиболее близким техническим решением к предлагаемому является ПЗУсодержащее входной дешифратор, выходы которого через. элементы связинакопителя соединены с разряднымишинами накопителя, выходной дешифратор, выходы которого соединены спервыми входами соответствующихэлементов И-НЕ, выходы которых под"ключены к входам элемента ИЛИ-НЕ,выход элемента ИЛИ-НЕ является выходом устройства. Недостатком устройства является большое количествоэлементов 2),Целью изобретения является повышение информационной емкости устройства.Поставленная цель достигается тем,что .в постоянное запоминающее устройство, содержащее входной дешиФратор,выходы которого соединены с входаминакопителя, выходной дешифратор,выходы которого соединены с первыми входами соответствующих элементов И, выходы которых подключены к входамэлемента ИЛИ, выход элемента ИЛИ является выходом устройства, введеныинверторы и переключатели, причем 15 вход каждого инвертора и первый входкаждого переключателя соединен с со"ответствующим выходом накопителя, выход каждого инвертора соединен совторым входом соответствующего пере-.20 ключателя, выход которого соединенсо вторым входом соответствующего. элемента И.На чертеже представлена структурная схема ПЗУ.25 Устройство состоит из блоков 1,количество которых равно числу ад ресов одной из групп (данном случаеи), и многовходового элемента 2 ИЛИ.Блок 1 содержит инвертор 3, элемент 30 4 И переключателя 5. Накопитель сос 943848тоит, например, из элемента 6 ИЛИ-НЕ (количество входов которой равно в/2). Кроме того устройство содержит дешифраторы 7 и 8.Адреса разбиваются на две группы и и а, причем одна из групп адресов является общей (в данном случае в) для другой группы. Наличие информации на выходе ПЗУ определяется не присоединением адресных шин одной из групп к входам элемента б 10 ИЛИ-НЕ, Для уменыттения количества 1элементов связи ПЗУ элемент б ИЛИ-НЕ имеет количество входов .равное 1 Н 2 адресов группы щ. При необходимости присоединения большего, чем вН 2, 15 адресов к входам элемента ИЛИ-НЕ на его адресные шины присоединяются не при 1, а при 10, и в этом случае выход элемента б соединен со входом элемента 4 через инвертор 20 3. Контакты переключателя 5 замкнуты.Емкость (объем) ПЗУ равна произведению и на а. Выигрыш в количестве элементов получается при мщ и при п=1 количество элементов связи уменьшается в два раза по сравнению с матричным ПЗУ.ПЗУ емкостью на 1024 бита работает следующим образом. 30Адреса разбиваются на группы п=16 и в=64 (и а=16 64=1024). В этом случае количество блоков 1 равно 16, а элементы б имеют 32 входа (вН 2). Пусть на выходе запоминающего уст ройства требуется получить ф 1 ф при адресе 1 п и адресах: 1 а; 2 а; 5 щ 7 вт 8 щр 15 щт 1 бвт 20 в; 23 вт 2 бв; 30 а;32 щт 35 щт 40 вт 45 в; 47 ат 48 вт 64 ят(в=18). . 40Адрес - 1 п присоединяется к входу элемента 3, а адреса 1 а 2 в; 5 а;,147 я, 48 щ; 64 в - к входам элемента 6, при этом замыкаются контакты переключателя.45При поступлении кода адреса 1 п и одного из кода адреса щ указанного выше на выходе элемента 4 появляется отрицательный импульс, поступающий на вход элемента 2, на выходе которого образуется положительный тетпульс,5 соответствующий информационному знаку 1 ф. Пусть на выходе запоминающего устройства требуется Получить 1 при адресе Кд и при адресах: 1 вт Зят бят 12 вт 13 ят 15 вт 17 вт 20 вт 55 21 вт 25 ят 27 вт 30 вт 31 вт 33 вт 35 щ; 37 я; 38 а; 40 вт 41 ят 44 щт 4 бат 48 вт 50 щ; 51 а; 52 в; 55 в; 57 щ; 58 ят 59 тп; 60 щ; 61 в; 62 вт 63 в; 64 а (количествоадресов равно 34), Так как элемент бимеет 32 входа, то к его входам присоединяются оставшиеся адреса, т.е,те, где должны быть фОф, а именно:2 вт 4 в; 5 щ; 7 в; 8 в; 9 щ; 10 в; 11 в;14 щ; 1 бщ; ХВвт 19 щ; 22 ят 23 вт 24 в;2 бат 28 в; 29 вт 32 в;. 34 вт Збщт 39 ат42 в; 43 щт 45 вт 47 ят 49 вт 53 щт 54 ат"56 в, и замыкаются контакты переключателя. В этом случае, когда нанход элемента б не поступает сигнал, на выходе инвертора 3 высокийуровень и с выхода элемента 4 появляется отрицательный импульс,При приходе сигнала на вход элемента б на ныходе инвертора 3 образуется отрицательный сигнал, которыйпоступает на один иэ входов элемента 4.В данном ПЗУ за счет наличиясвязей между элементами И, ИЛИ-НЕсокращается общее количество элементов запоминающего устройства. Так,для запоминающего устройства одногоразряда на 1024 бита количествоэлементов сокращаетсяйа 25.Формула изобретенияПостоянное запоминающее устройство, содержащее входной дешифратор, выходы которого соединены с нходами накопителя, выходной дешифратор, выходы которого соединены с первыми входами соответствующих элементов И, выходы которых йодключены к входам элемента ИЛИ, выход элемента ИЛИ является выходом устройства, о т л и ч а - 1 ю щ е е с я тем, что, с целью увеличения информационной емкости устройства, в него введены иннерторы и переключатели, причем вход каждого инвертора и первый вход каждого переключателя соединены с соответствующим выходом накопителя, выход каждого инвертора соединен с вторым входом соответствующего переключателя, выход которого соединен с вторым входом соответствующего элемента И.Источники ивформации,принятые во внимание при экспертизе1, Патент США У 3653004,кл, 340173, опублик. 1972,2. Брик Е.А. Постоянные запоминающие устройства цифровых машин.Энергия, 1969, с,31, рис.18 (прототип).ПодписноеСР Тираж 622ударственного комитетаам изобретений и открытсква, Ж, Раушская н 5142/62ВНИИПИ Го по дел 113035, Ма, д, 4/5 илиал ППП фПатент г. Ужгород, ул. Проектная, 4 Составитель Л.АмусьеваРедактор М.Недолуженко Техред А, Бабинец . КорректорА.ГРиценвыа1 ав