Аналоговое запоминающее устройство

Союз Советск ниСоциалистически зРеспублик О П И С А Н И Е (и)945903ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51)М. Кл. й 11 С 27/00 Ьеударетааией комитат СССР аа доаи иэабратеиий и аткрытийДата опубликования описания 26.07.82(54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО вхо- соеди Изобретение относится к аналоговой вычислительной технике и может быть использовано в устройствах автоматики, измерительной и вычислительной техники.Известно аналоговое запоминающее устройство, содержащее накопитель, вхо 5 ды которого подключены к выходам блока выборки адресов, блок поочередной выдачи кодов адресов, первые входы которого соединены с информщионными шина-ми устройства, второй вход блока поочередной выдачи кодов адресов подключен к шине управления и к одному из входов генератора тактовых импульсов, первый вход которого соединен с третьим входом блока поочередной выдачи кодов адресов и одним из входов блока выборки адресов, другие входы которого соединены с выхо дами блока поочередной выдачи кодов ад ресов, четыре элемента стробирования, причем один из входов первого элемента стробирования соединен с вторым вьтходом генератора тактовых импульсов, сум мирующий усилитель, выход которого со е с выходом устройства, нуль-орган,ключи, интегрирующие усилители, причемодни нз входов второго и третьего элементов стробирования соединены с выходомнакопителя и через первый переключательс одними из входов первого и четвертогоэлементов стробирования, другие входыэлементов стробирования соединены стретьими выходами генератора тактовыхимпульсов, выходы элементов стробирования соединены с одними из входов интегрирующих усилителей, другие входы которых подключены к четвертым выходам генератора тактовых импульсов, выход пвр-вого интегрирующего усилителя черезвторой переключатель соединен с входамисуммирующего и выходом второго интегрирующего усилителя, выход третьего интегрирующего усилителя соединен черезнуль-орган с вторым входом генераторатактовых импульсов, выход четвертогоинтегрирующего усилителя через третийпереклточатель соединен с одним издов первого ключа, выход которого3 9459нен с третьим входом третьего интегрирующего усилителя и выходом второгоключа, вход второго ключа соединен с .входом третьего и четвертого ключей ишиной напряжения первого операнда, входы пятого и шестого ключей соединены сшиной напряжения второго операнда, выходы третьего и шестого ключей соответственно подсоединены к входам первого и четвертого элементов стробирования, пвыходы четвертого и пятого ключей соединены соответственно с входами второго ипервого интегрирующих усилителей, управляющие входы ключей соединены с пятымивыходами генератора тактовых импульсов 15соответственно 11,Однако известное устройство обладаетпониженной точностью регистрации информации и способно. выполнять, кроме регистрации информации, только операции ум- оножения и деления считываемых чисел.Известно также аналоговое запоминающее устройство, содержащее накопитель,входы которого подключены к выходамблока выборки адресов, блок поочереднойвыдачи кодов адресов, первые входы которого соединены с информационными шинамиустройства, второй вход блока поочеред-.ной выдачи кодов адресов подключен кшине управления и входу генератора тактовых импульсов, первый выход которогосоединен с третьим входом блока поочередной выдачи кодов адресов и одним извходов блока выборки адресов, другие входы которого соединены с выходами блокапоочередной выдачи кочов адресов, два35блока стробирования, интегрирующие усилители и дифференциальный усилитель, причем один из входов первого блока стробирования соединен с вторым выходом генеавратора тактовых импульсов, выход дифференциального усилителя соединен с выходом устройства, один из выходов второго.блока стробирования соединен с третьимвыходом генератора тактовых импульсов,другие входы блоков стробирования соеди-5иены с выходом накопителя, выходы блоков стробирования соединены с одними извходов интегрирующих усилителей соотве гственно, выходы интегрирующих усилите 5 олей соединены соответственно с входамидифференциального усилителя, другие входы интегрирующих усилителей подключенык четвертому и пятому выходам генератора тактовых импульсов соответственно 2.Наиболее близким по технической сущ "ности к предлагаемому является аналоговое запоминающее устройство, содержащее накопитель, входы которого подклюоз 4чены к входам блока выбора адреса и к выходу входного устройства, устройство управления, выходное устройство, два коммутационных ключа, три аналоговых алемента памяти, два сумматора, два ис- точника эталонного напряжения, устройства умножения и деления, причем часть выходов устройства управления подключена к входам блока выбора адресов, а вход выходного устройства соединен с выходом накопителя, один из входов первого коммутационного ключа является входом всего устройства, другие входы присоедине ны к выходам источников аталонного напряжения, выход этого коммутационного ключа соединен с входом входного устройства, вход второго коммутационного ключа соединен с выходом выходного устройства, выходы этого ключа присоединены к входам аналоговых элементов памяти соответственно, причем управляющие вхо,ды коммутационных ключей и аналоговых алементов памяти соединены с соответст.вующими выходами устройства управления, выходы двух аналоговых элементов памяти присоединены к входам сумматоров, выход третьего аналогового алемента памяти присоединен к вычитаюшим входам обоих сумматоров, выход одного из них соединен с входом множительного устройства, другой вход которого присоединен к выходу одного из источников эталонного напряжения, выход множительного устройства соединен с выходом делительного устройства, другой вход которого присоединен к выходу второго сумматора, причем выход делительного устройства является выходом всего устройства 33,Недостатком атого устройства является сложность коЕструкции, так как наряду с выходным устройством оно содержит два сумматора и устройства умножения и деления, причем с учетом сохранения быстродействия устройства, для реализации выходного устройства и устройств для выполнения арифметических операций необходимо, как минимум, девять операционных усилителей, из них три реализуют выходное устройство, два сумматора и по два усилителя необходимо для реализации схем умножения и деления. Отметим, что при этом выбрано минимально возможное число усилителей для реализации схем умножения и деления, поясняющее лишь принципиально возможность их выполнения.Устройство обладает пониженной точностью регистрации информации и способно выполнять, кроме регистрации информа5 94 90 ции, только функции сложения и вычитания считываемых чисел,Белью изобретения является упрошениеустройства при сохранении его точностии быстродействия,5Поставленная цель достигается тем,что в аналоговое эапоминаюшее устройство, содержащее основной накопитель, адресные входы которого соединены с выходом блока выбора адреса, информациононый вход основного накопителя соединенс выходом блока записи, вход которогосоединен с выходом первого ключа, однииз информационных входов первого ключаявляются первым входом устройства, а 15другие соединены с шинами эталонногонапряжения, дополнитель ый накопитель,информационные входы которого соединеныс выходом второго ключа, блок управления,подключенный к блоку выбора адреса, до Ополнительному накопителю, блоку считывания, первому и второму ключам, сумматор,первый переключатель, вход которого соединен с выходом основного накопителя,введены третий, четвертый, пятый, шестой,цседьмой и восьмой ключи, нуль-орган, второй переключатель, пассивный элемент,например резистор, причем информацион-ный вход третьего ключа соединен с первым выходом блока считывания, второйвыход которого подключен к входу нульоргана, третий и четвертый выходы блокасчитывания соединены с входом сумматора, выход которого соединен с информационйым входом второго ключа и являетсявыходом устройства, выход нуль-органасоединен с входом блока управления, выход первого переключателя соединен спервым входом второго переключателя,выход которого соединен с первым входомблока считывания и с выходом четвертогоключа, информационные входы пятого, шестого и восьмого ключей являются вторымвходом устройства, информационные входычетвертого и седьмого ключей являютсятретьим входом устройства, управляющиевходы ключей подключены к соответствующим выходам блока управления, выход пятого ключа соединен с вторым входомблока считывания и с выходом первогопереключателя, выходы шестого, седьмого и восьмого ключей соединены соответственно с третьим, четвертым и пятымвходами блока считывания, выход третьего ключа соединен через пассивный эле 55мент с шестым входом блока считывания,первый и второй выходы дополнительногонакопителя соединены .соответственно сседьмым и восьмым входами блока счи 3 6тывания, третий вход дополнительного накопителя соединен с вторым входом второго переключателя.Кроме того, блок считывания состоитю четырех каналов, каждый из которыхсодержит последовательно соединенные элемент стробирования, первый пассивный,элемент, например резистор и интегратор,в цепь обратной связи которого включенключ и второй пассивный элемент, например резистор, выходы интеграторов каналов соединены соответственно с выходамиблока считывания, первые входы элементов стробирования соединены с управляющими входами блока считывания, вторыевходы элементов стробирования первого ивторого каналов соединены соответственно с первым и вторым входами блокасчитывания, первый вывод второго резистора соединен с третьим входом блокасчитывания, второй вывод второго резистора соединен с входом интегратора третьего канала, выходы элементов стробирования второго и первого каналов подключены соответственно к четвертому ик пятому входам блока считцвания второй вывод второго резистора третьегоканала соединен с шестым входом блокасчитывания, входы элементов стробирования третьего и четвертого каналов соединены соответственно с седьмым и с восьмым входами блока считывания.На чертеже представлена функциональнаясхема предложенного устройства,Устройство содержит основной накопитель 1, блок 2 выбора адреса, блок 3управления, блок 4 записи, первый и второй ключи 5 и 6, дополнительный накопитель 7, блок 8 считывания, сумматор 9,нуль.-орган 10, переключатель 11 и.12,третий, четвертый, пятый, шестой, седьмой и восьмой ключи 13 - 18, шины 19и 20 эталонного напряжения, пассивныйэлемент, например резистор 21. Блох 8считывания содержит элементы 2225стробирования, пассивные элементы, например резисторы 26 - 29, интеграторы30- 33, второй пассивный элемент, например резистор 34, третий и четвертыйпассивные элементы, например резисторы35 и 36.Устройство работает следуюшим образом.В первый тахт работы осуществляетсязапись от эталонного источника напряжения величины Об по шинам 20 в элементпамяти накопителя 1 по первому адресу,выбор которого обеспечивается совместно блоком 2 выбора адреса и блоком 87 9459 считывания. Во втором такте работы устройства происходит считывание информации, записанной по первому адресу в накопителе 1. В атом такте работы первые входы элементов стробирования соединеныс помощью переключателей 11 и 12 с выходной шиной накопителя 1. Считанная величина аналоговой информации Оо запоминается в алементе накопителя 7, который подключается к выходу сумматора 9 10 ключом 6, Третий такт работы - запись величинь 1 О по первому адресу в элемент памяти накопителя 1. В четвертбм такте, работы при считывании по первому адресу информации О переключатель 12 соеди няет выход алемента 7 памяти с входом алемента 25 стробирования, при атом элементы 24 и 25 стробирования коммутируются импульсами программы алгебраического сложения, вырабатываемой блоком,20 3 управления. Результатом выполнения этой операции есть разность О 00, которая запоминаетси на элементе памяти накопителя 7. В следующем такте работы происходит запись величины О- в накопи тель 1 по первому адресу. В шестом такм те работы осуществляется считывание записанной по первому адресу накопителя 1 величины 0 с одновременным вычитанием из нее величины О, хранимой в элемен З 0 те памяти накопителя 7. Реэуль 4 Ьты операции - разность О- - О, запоминается в элементе памяти накопителя 7. В седь мом такте работы устройства осуществли ется множительно-делительные операции над аналоговыМи величинами, хранящимися в элементах памяти накопители 7 и вели чиной 3: Источника эталонного напряжении, Для этого заблокированные ранее алемен" ты 22 и 23 стробирования и ключи 13 18 начинают работать в режиме осушеств ления операции деления, причем величинаО - Оо подключена к входу интегратора 31, а величина О 00 - к входу ин1 Фтегратора 32. В результате43 Таким образом, наряду с операциейЮсчитывания информации непосредственнов блоке 8 считывании осуществляютсяарифметические операции, необходимыедля повышения точности его. работы.При оценке количества оборудования,необходимого для реализации данной функции в предложенном устройстве и в известном необходимо учесть, что быстрэ 03 8действующие аналоговые запоминающиеустройства требуют специальных выходных устройств усложненной конструкции,в частности, минимально возможное времясчитывания достигается с помощью выходного устройства, содержащего два интегрирующих усилителя с разрядными ключами, два элемента стробирования и дифференциалъный усилитель,Предложенное устройство для выполнения арифметических операций создано сиспользованием пяти операционных усилителей и одного дополнительного переключателя. (При анализе аппаратурйых затратна реализацию устройств операционныйусилитель принят наиболее сложным узлом, а сопутствующие активные и пассивные компоненты не учитывались).Таким образом, достигнуто упрощениеконструкции устройства при сохрайенииего точности и быстродействия, так какдля обработки аналоговых сигналов впредложенном устройстве требуется почти вдвое меньшее количество оборудования е еформула изобретения 1. Аналоговое запоминающее устройство, содержащее основной накопитель, адресные входы которого соединены с выходом блока выбора адреса, информа ционный вход основного накопителя соеди:- нен с выходом блока записи, .вход которого соединен с выходом первого ключа, одни из информационных выходов первого ключа являются первым входом устройства, а другие соединены с шинами эталонного напряжении, дополнительный накопитель, информационные входы которого соединены с выходом второго ключа, блок управления, подключенный к блоку выбора адреса, дополнительномУ накопителю, блоку считывании, первому и второму ключам, сумматор, первый переключатель, вход которого соединен с выходом основного накопителя, о т л и ч а ю щ е ес и тем, что, с целью упрощения устроВ- ства, в него введены третий, четвертый, пятый, шестой, седьмой, восьмой ключи, нудь-орган, второй переключатель, пассивный элемент, например резистор, причем информационный вход третьего ключа со единен с первым выходом блока считывании, второй выход которого подключен к входу нуп органа, третий и четвертый выходы блока считывания соединены с входом сумматора, выход которого со3 10ратор, в цепь обратной связи которогоключен клкя, и второй пассивный элемент,апример резистор, выходы интеграторованалов являются выходами блока считываия; первые входы элементов стробироваявляются управляющими входами блоа считывания, вторые входы элементовтробирования первого и второго каналовляются соответственно с первым и вторым входами блока считывания; первыйвывод второго резистора является третьимвходом блока считывания, второй выводвторого резистора соединен с входом интегратора третьего канала, выходы элементов стробирования второго и первого каналов соединены соответственно с первымивыводами третьего и четвертого пассивных элементов, например резисторов, вторые выводы которых являются соответственно четвертым и пятым входами блокасчитывания, второй вывод второго резистора третьего канала является шестымвходом блока считывания, входы элементов стробирования третьего и четвертогоканалов являются соответственно седьмыми восьмым входами блока считывания.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРМ 720514, кл. б 11 С 27/00, 1977.2, Авторское свидетельство СССРЖ 723686, кл. Я 11 С 27/00, 1977.3. Авторское свидетельство СССРпо заявке Ж 2699917/18-24,кл. Ц 11 С 27/00, 09.01.79 (прототип). 9 94590 едЭйен с информационным входом второго тег Ключа и является выходом устройства, в Выход нуль-органа соединен с входом н блока управления, выход первого пере- к ключателя соединен с первым входом вто-н рого переключателя, выход которого со- ния единен с первым входом блока считыва- к ния и с выходом четвертого ключа, ин- с формационные входы питого, шестого и яв восьмого ключей являются вторым входом О устройства, информационные Йходы четвертого и седьмого ключей являютсятретьим входом устройства, управляюшие входы ключей подключены к соответствующим выходам блока управления, выходпятого ключа соединен с вторым входом блока считывания и с выходом первого переключателя, выходы шестого, седьмого и восьмого ключей соединены соответст венно с третьим, четвертым и пятым входа ми блока считывания, выход третьего ключа соединен через пассивный элемент с шестым входом блока считывания, первый и второй выходы дополнительного накопителя соединены соответственно с седьмыми и восьмым входами блока считывания, третий выход дополнйтельного накопителя соединен с вторым входом второго переключателями2. Устройство по п. 1, о т л и ч а ю ш е е с я тем, что блок считывания состоит из четырех каналов, каждый из ко торых содержит последовательно соединенные элемент стробирования, первый нас сивный элемент, например резистор и ин;1 л 1 Г 111 од, ул. дакт р Т. Кутрышева Тираж 622 осударс твенног изобретений ква, Ж, Ркомитета ССС открытийушская набд. 4