Устройство для контроля полупроводниковой памяти

Союз СоветскихСоцнапистнческннРеспублик ТВУ РСКО К-21 9 00 с прнсоелинениек заявки М еударотеениый комите СССР о делам изобретений и открытийриорнтетпублнковано 23, 07. 82. Боллете 3) УДК 681. 327(088.8) та опубликования описания 25. 07 ябцев, В. В.в и А,ф. Шам Волох, В. Г. Н, И. Холохо ак) Авторы изобретен рин ский инс машине ут Научно-исследоват 71) Заявит 51) УСТРОЙСТВО ДЛЯ КОН ПАНЯТнечного адресов проверяемого массива требуется дополнительное время для перепрограммирования.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство для контроля полупроводниковой памяти, содержащее блок управления, входы и один из выходов которого подключены соответственно к одним из выходов и входов первого и второго блоков сопряжения, блока формирования данных и первого блока формирования адреса, введены второй блок формирования адреса и коммутаторы, один из входов которых соединены с одними из выходов втогого блока формирования адреса, один из входов которого подключены к другим выходам первого блока формирования адреса и другим входам коммутаторов, а другие входы и выходы являются управляющими, другие входы и выходы второго блока сопряв 5 Изобретение относится к запоминающим устройствам.Известно устройство для контроля полупроводниковой памяти, которое содержит блоки сопряжения, блок управления, генераторы импульсов и блок формирования временной диаграм мы 11.Недостатком этого устройства я ляется низкое быстродействие.Наиболее близким по технической сущности к предлагаемому является устройство для контроля полупроводниковой памяти, содержащее блок управления, блок формирования данных и блок формирования адреса, состоящий из регистра текущего адреса, вспомогательного регистра,. регистра начального адреса, регистра конечного адреса и устройства для сравнения адресов 121.Недостатком этого устройства явл ется низкое быстродействие, т.е. дл изменения значений, начального и коЛЯ ПОЛУПРОВОДНИКОВОЙ945904 3жения соединены соответственно свыходами коммутаторов и другими входами блока формирования данных.Второй блок формирования адресасодержит адресные регистры и схемусравнения, входы которой подключенык выходам первого и второго адресных регистров соответственно, однииз входов первого и второго адресных регистров объединены и являются Оодними из входов блока, выходы второго адресного регистра и схемысравнения являются выходами блока,другие входы адресных регистров объединены и являются другими входами 1 зблока.: На фиг, 1 приведена функциональная схема предложенного устройства;на фиг. 2 - функциональная схема второго блока формирования адреса; наФиг. 3 - функциональная схема блокауправления; на Фиг. 4 - функциональная схема первого блока формированияадреса; на фиг. 5 - схема блокаформирования данных,Устройство содержит первый блок 1сопряжения, предназначенный для вводапрограмм с ЭВМ и передачи результатовконтроля на ЭВМ для их обработки ивывода на печать, блок 2 управления,первый блок 3 формирования адресапредназначенный .для формирования кодаадреса ячеек памяти микросхемы (БИС,ОЗУ), входящей в состав информационного разряда проверяемой памяти, блок4 формирования данных, предназначенный для формирования кода информациислова, поступающего на проверяемуюпамять, второй блок 5 сопряжения,предназначенный для передачи кода адреса, кода данных (информационного40слова) и управляющих сигналов на про.веряемую память и для приема считанной информации, второй блок 6 формирования адреса, предназначенный дляформирования начального кода адресамикросхемы, входящей в информационныйразряд проверяемой памяти, и коммутаторы 7,Второй блок формирования адресасодержит первый 8 и второй 9 адресные регистры, предназначенные соответственно для хранения конечногоадреса ячейки памяти информационногоразряда и начального адреса одной иэ1 троверяемых микросхем, входящих всостав информационного разряда проверяемой памяти, и первую схему 10сравнения,фБлок управления содержит дешифратор 11 команднакопитель 12, программные регистры 13 и Формирователь 14 синхроимпульсов.Первый блок формирования адреса содержит первый информационный регистр 15, вторую схему 16 сравнения, третий 17, четвертый 18 и пятый 19 адресные регистры.Блок Формирования данных содержит регистр 20 длины слова, второй 21, третий 22 и четвертый 23 информационные регистры и третью схему 24 сравнения.Устройство работает следующим образом.Перед началом работы в накопитель 12 блока 2 управления заносится программа проверки либо с панели управления устройства (на фиг. 1 не показан), либо из ЭВМ, либо периферийного устройства через блок 1. Если, например, каждый информационный разряд проверяемой памяти содержит несколько микросхем памяти, то в командах загрузки регистров информация для занесения содержит в регистре 18 все "Он в регистре 17 код последнего адреса ячейки памяти одной микросхемы, а в регистре 8 - код последнего адреса ячейки памяти всего информационного разряда.Например, если емкость разряда проверяемого изделия составляет шестнадцать бит и содержит четыре микросхемы по четыре К бит, то код регистра 17 содержит 0000111111111111, а регистра 8 - 00111111111111.В программе проверки также должна быть занесена команда, по которой производится анализ сигнала сравнения регистров 17 и 9.По сигналу пуска устройства в одном иэ программных регистров 13 устанавливается адрес ячейки памяти, с которого начинается программа проверки. Код адреса поступает в накопитель 12 для выборки информации. Информация из накопителя 12 поступает на дешифратор 11, где определяется признак команды и условия для считывания следующей команды, которые поступают на регистры 13, запоминаются там и выдаются в накопитель 12, из которого новая информация снова поступает на дешифратор 11. В процессе считывания информации устанавливается начальный и конечный адреса ячеек памяти проверяемой мик94590 росхемы, конечный адрес информационного разряда, частота обращения к проверяемой памяти в формирователе 14, код информационного слова в регистре 22, после чего начинается5 выполнение программы тестов, в процессе которой по определенным сигналам иэ дешифратора 11 производится запись или считывание информации из проверяемой памяти, изменение О данных, записываемых в нее и изменение адресов ячеек памяти. Также в соответствии с кодом команды опрашиваются другие блоки и регистры устройства, анализируется их состояние и выдаются сигналы управления на регистры 13, управляющие работой как накопителя 12, так и дешифратора 11. После проверки одной микросхемы памяти в каждом информационном разряде по всем тестам производится анализ состояния схемы 10 сравнения, в которой сравнивается информация 25 регистра 8 и регистра 9 и в случае неравенства информации на регистр 9 поступает счетный импульс и происходит подключение следующей микросхемы информационного разряда к про-. З 0 верке и переход на начало выполнения тестов. При получении сигнала совпадения информации в регистрах 8 и 9когда закончится проверка последней микросхемы памяти в каждом информа 35 ционном разряде) формируется адрес ячейки накопителя 12, в которой хранится команда конца, проверки. По этой команде прекращается проверка контролируемой памяти.40 считанная из проверяемой памяти информация запоминается на некоторое время в регистре 21 и передается на схему 24 сравнения, где она сравнивается с информацией, присутствующей на регистре 22 при наличии разрешающего сигнала с регистра 20 и стробирующего импульса с формирователя 10,. В случае несовпадения ин 0 формации содержащейся на регистре 22 и регистре 21, схема 24 сравнения выдает импульс ошибки на дешифратор 11, который производит переход на ячейку с командой "Брак", происходит останов работы устройства.ЯТак как память может проверяться с разной информационной разрядностью, то регистр 22 разрешает сравнение 4 6только выбранных разрядов, т.е, техразрядов, при загрузке которых в регистр 22 занесены "1".В процессе выполнения сложныхтестов возникает необходимость за -помнить информацию с последующим восстановлением в регистре 22, Запоминание производится регистром 23.Изменение адреса ячейки контролируемой памяти производится регистром 19. Пределы изменения адреса,ячейки памяти ограничены значениямирегистров 17 и 18,При сравнении кодов регистра 19с содержимым регистров 18 и 17 вырабатываются импульсы, управляющие работой регистров 13, т.е. производятся переходы с одной подпрограммыконтроля на другую с повторениеми с возвратами на прежнюю программу.При формировании сложных тестовых.последовательностей бывает необходимым возвращение к определенному адресу ячейки проверяемой памяти. Хранение этого адреса производится регистром 15, который может многократно обмениваться информацией с регистром 19.Передача адреса ячейки памяти напроверяемое изделие производится через коммутаторы 7 и блок 5 с блоков3 и 6, при этом каждая "1" в регистре17 разрешает прохождение информациис блока 3, а "0" - с блока 6.Таким образом производится проверка одной микросхемы памяти в каждом информационном разряде по всемтестам, содержащимся в программе,с последующим переходом на следующую микросхему,Технико-экономическое преимущество предложенного устройства заключается в том, что оно обеспечиваетпроверку микросхем, памяти в каждоминформационном разряде по всем тестам, содержащимся в программе безперепрограммирования, за счет чегоповышается быстродействие предложенного устройства по сравнению с известными. формула изобретения 1. Устройство для контроля полупроводниковой памяти, содержащее блок управления, входы и одни иэ выходов которого подключены соответственно:к одним из выходов и входов945904 7первого и второго блоков сопряжения, блока формирования данных и первого блока формирования адреса, о тл и ч а ю щ е е с я тем, что с целью повышения быстродействия устройства, оно содержит второй блок формирования адреса и коммутаторы, одни иэ входов которых соединены с одними иэ выходов второго блока формирования адреса, одни иэ входов 1 О которого подключены к другим выходам первоГо блока формирования адреса и другим входам коммутаторов, а другие входы и выходы являются управляющими, другие входы и выходы второго 1 з блока сопряжения соединены соответственно с выходами коммутаторов и другими выходами блока формирования данных. 82. Устройство по и. 1, о т л ич а ю щ е е с я тем, что второй блокформирования адреса содержит адресные регистры и схему сравнения, входыкоторой подключены к выходам первогои второго адресных регистров соответственно, одни из входов первого ивторого адресных регистров объединеныи являются одними из входов блока,выходы второго адресного регистра исхемы сравнения являются выходами блока,другие входы адресных регистров объединены и являются другими входами блока.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРВ 691929 кл, С 11 С 29/00, 1977.2, Патент США У 3751649,кл. 235-153, 1973 (прототип).945904 филиал ППП "Патент", г, фжгоро вни акаэ 533 еХ Тираж Подпис оектная, 4