Устройство для контроля записи информации в блоках памяти

О П И С А Н И Е 1949720ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспубликде Лелем зебретений и еткрмтийДата опубликования описания 17.08.82(72) Авторы изобретения М. Г. Дзагнидзе, А, С. Слесарь и В. И. Губскйй Центральное конструкторское бюро с опытным производством АН Белорусской ССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЗАПИСИ ИНФОРМАЦИИ В БЛОКАХ ПАМЯТИ.Гесудеретееккмй кемнтет (23) Приоритет -Изобретение относится к запоминающим устройствам и может быть использовано для контроля оперативных запоминающих устройств, работающих в реальном масштабе времени.Известно устройство для контроля записи информации в блоках памяти, которое содержит накопитель, регистр числа, регистр адреса, дешифратор адреса с адресными формирователями, разрядные формирователи, блок усилителей воспроизведения, 1 о блок образования контрольной информации, два триггера и пять логических элементов 11.Недостаток устройства - невозможность самоконтроля.Наиболее близким техническим решением к изобретению является устройство, содержащее формирователи интервала записи и конца считывания, элементы И и элементы ИЛИ, входы каторого подключены соответственно к выходу формировате О ля записи и первого элемента И, а выход соединен с шиной Запись и через последовательно включенные формирователи считывания и конца считывания - с входом второго элемента И, другой вход которого соединен с выходом схемы сравнения, а выход - с первыми входами первого и третьего элементов И, вторые входы которых подключены соответственно к прямому и инверсному выходам формирователя интервала записи, вход которого соединен с выходом формирователя записи, причем выход третьего элемента И подключен к шине Отказ 2.Недостатком этого устройства является низкое быстродействие, так как сигнал на выходе схемы сравнения может вызывать повторную запись по данному адресу до тех пор, пока не окончится отведенное на коррекцию сбоя время-интервал контроля.Цель изобретения - повышение быстродействия при применении для контроля верности записи данных контрольного считывания.Поставленная цель достигается тем, что в устройство для контроля записи инфор мации в блоках памяти, содержащее схему сравнения, входы которой являются информационным и контрольным входами устройства, основной регистр адреса и блокформирователя импульсов записи, выход которого подключен к входу синхронизации четвертого триггера, установочный вход которого соединен с информационным входом первого триггера и первым входом элемента ИЛИ-НЕ, второй вход которого подключен к прямому выходу второго триггера, установочному и информационному 35 входам третьего 1 риггера, третий вход элемента ИЛИ-НЕ соединен с инверсным выходом четвертого триггера и первыми входами элемента ИЛИ-И, вторые входы которого подключены к прямому выходу четвертого триггера, второй вход сброса которого объединен с входом сброса вто 40 рого триггера и является одним из входов блока, информационный вход второго триггера, третьи и четвертые входы элемента ИЛИ-И являются соответственно другими входами блока, выходы элемента ИЛИ-НЕ элемента ИЛИ.И и формирователя импульсов записи, прямой выход четвертого триг 45 50 гера и выходы второго триггера являются выходами блока, На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг. 2 -функциональная схема наиболее предпочтительного варианта выполнения блока местного управления; на фиг. 3 - временныедиаграммы работы устройства. местно;о правления, входы которого являются при вя юпсими Входами устройстВа, Введсдшдоиолнительный регистр адреса, комчутито. нас нитель и первый триггер, инфс:ис;оный Вхсд которого подключен5ВЬ;ХСД С,."С С С,:;НС НСЯ, ВХОД СИНХРОНИ;инсис с сх дачи синхронизации 1 сгис 1, адрес и н,хс,с синхроимпульссв 6 с ., сстного управисния, выход первого трн: гери подклю ген к информационноу Вход, сакопителя, адресный вход кото росс сссдинен с выходом дополнительного регисгр дреса, информацисгнный вход которого подключен к Выходу коммутатора, первый, вторсй, трстий и четвертый входы которого соединены соответственно с выходом и с адресным входом основного ре-5 гистра адреса и с управляющими выходами блока местного управления, выход управления записью которого соединен с управляющим входом накопителя, выход которого является информационным выходом з 0 .устройства.Кроме того, блок местного управления содержит второй, третий и четвертый триг- геры, формирователь импульсов записи, элемент ИЛИ:И, элемент ИЛИ-НЕ и элемент НЕ, причем выход элемента ИЛИ-И соединен с входом синхронизации второго триггера, первым входом формирователя импульсов записи и входом элемента НЕ, вы. ход которого подключен к входу синхронизации третьего триггера, инверсный вы- ЗО ход которого соединен с вторым входом Устройство содержит основной регистр 1адреса, На фиг. 1 изображен контролируемый блок 2 памяти, выполненный на микросхемах.Устройство содержит также коммутатор 3, дополнительный регистр 4 адреса,накопитель 5, предназначенный для хранения контрольных разрядов информации,схему 6 сравнения, блок 7 местного управления и первый триггер 8, предназначенныйдля - запоминания результата сравненияв течение времени, необходимого для записи их в накопитель.Блок местного управления содержит(фиг. 2) элемент ИЛИ-И 9, второй триггер 1 О, предназначенный для управлениякоммутатором, элемент ИЛИ-НЕ 11, элемент НЕ 12, третий триггер 13, предназначенный для формирования дополнительного синхроимпульса, формирователь 14импульсов записи и четвертый триггер 15,предназначенный для управления режимомсчитывания,На фиг. 1 - 3 изображены синхроимпульсы 16 считывания и 17 записи, импульсы 18записи, поступающие с блока местного управления, импульсы9 управления коммутатором, импульсы 20 на выходе основногорегистра адреса, импульсы 21 на выходедополнительного регистра адреса, импульсы 22 на выходе формирователя импульсовзаписи, импульсы 23 на входе выбора кристалла блока памяти, дополнительный синхроимпульс 24 на инверсном выходе третьеготриггера и импульс 25 режим считыванияна выходе четвертого триггера. На фиг. 3обозначены адреса Ао, А, Аз, А 4, Ап-с,Ап с порядковыми номерами О, 1, , (п - 1),где и - целое число, и произвольные адреса Х, формируемые на выходе основного идополнительного регистров адреса.Устройство работает следующим образом.В режиме записи массива данных напервый управляющий вход блока 7 (фиг. 1)подается логическаядо прихода синхроимпульсов 17 (фиг. 3) записи на второйуправляющий вход блока 7 (фиг. 1). Поимпульсу 18 записи (фиг. 3) переключается триггер 15 (фиг. 2) и, управляя элементом ИЛИ-И 9, подключает к входам синхронизации регистров 1 и 4 (фиг. 1), триггера 8 (фиг. 1), триггеров 10 и 13 (фиг. 2)синхроимпульсы 17 записи (фиг. 3).По первому из синхроимпульсов 17 записи происходит переключение триггера 10по импульсам 19 управления коммутатором,снимаемым с прямого и инверсного выходов триггера 10, происходит подключениеинформационных входов регистра 4 к выходам регистра 1. Так как это переключениепроисходит по фронту синхроимпульса 17,поступающего с блока 7, то по первому синхроимпульсу 17 записи в регистры 1 и 435В режиме считывания информационныевходы регистров 1 и 4 подключены к входу адреса устройства. Таким образом, по синхроимпульсам считывания на адресные входы блока 2 и накопителя 5 подаются оди 4 о наковые, а не смещенные, как в режимезаписи, адреса, по которым на информационном выходе устройства появляются записанные в блоке 2 коды, отмеченные в случае неверной записи логической 1 в контрольном разряде.Таким образом, при использовании коммутатора 3, регистра 4 и триггера 8 появляется возможность при записи сместить адреса накопителя 5 относительно адресов блока 2. Это дает возможность при применении контрольного считывания производить запись одного слова за время, равное времени записи плюс время считывания, что ведет к выигрышу в быстродействии посравнению с записью без сдвига адресов.55Технико-экономическое преимуществопредлагаемого устройства заключается в запишется одна и та же информация, по второму синхроимпульсу 17 записи в регистр 1 запишется новый адрес с входа адреса устройства, а в регистр 4 запишется содержимое регистра 1, т. е. то же, что было в регистре 4 после первого синххроимпульса записи.По следующим синхроимпульсам 7 записи формирование адресов в обоих регистрах 1 и 4 происходит со сдвигом. Процесс формирования адресов при записи показан на временной диаграмме (фиг. 3), где Ап - адрес с порядковым номером п, Х - произвольный адрес. Адреса 20 и 21 формируются по фронту синхроимпульсов 17 записи. По их, спаду формирователь 14 формирует импульс 22 который, попадая на входы Запись-Считывание блока 2 и накопителя 5, вызывает запись информации, присутствующей на их информационных входах по соответствующим адресам, сформированным в регистрахи 4. Импульс 18 записи с блока 7 должен окончиться не позже, чем за время 1 + (вз + 1 до прихода фронта следующего синхроимпульса, где 1 - время задержки фронта синхроимпульса на входе триггера 8 относительно момента появления информации на информационном входе триггера 8, айвз - время восстановления. в блоке 2 после записи, 1 - задержка в схеме 6 сравнения, По окончании импульса 18 записи устройство переходит в режим считывания, т. е, через время айвз после окончания импульса 18 записи на выходе блока 2,а, следовательно, на первом входе схемы 6 сравнения появляется код, записанный по адресу, содержащемуся в регистре 1. На втором входе схемы 6 сравнения при этом находится содержимое, поступившее на информационный вход устройства. Через время 1 с на выходе схемы 6 сравнения появляется результат сравнения кодов: логический 0, если коды оди-. наковы, и логическая 1, если коды разные,Результат сравнения подается на информационный вход триггера 8, По фронту следующего синхроимпульса 17 результат сравнеййя записывается в триггер 8 и появляется на информационном входе накопителя 5, на адресном входе которого находится адрес, переписанный из регистра 1 в регистр 4. Очередной импульс 18 записи с блока 7 вызывает запись результата сравнения в накопитель 5 по адресу, которому соответствует: проконтролированная при предыдущем синхроимпульсу 17 информация.Режим записи оканчивается при подаче логического 0 на первый управляющими вход блока 7 после фронта синхроимпуль 5 о 5 го 25 зо са 17 записи, соответствующего, например, последнему из измерений, результаты которых заносятся в блок 2. Тогда по следующему (дополнительному) синхроимпульсу 17 записи триггер 10 имеет состояние 0 и коммутатор 3 подключит к информационному входу регистра 4 вход адреса устройства. Но в регистр 4 успеет записаться предыдущее состояние регистра 1, так как и триггер 10 и регистры 1 и 4 срабатывают по фронту синхроимпульса 17.Переключившись в состояние 0 фронтом дополнительного синхроимпульса записи, триггер 10 подает логический О на вход установки триггера 13 и, таким образом, разрешает триггеру 13 переключиться по спаду дополнительного синхроимпульса записи. Но при этом успеет сформироваться импульс 22 на выходе формирователя 14, который поступает на управляющие входы Запись-Считывание блока 2 и накопителя 5, в котором при этом записывается результат последне го контрольного считывания информации.Для того, чтобы по последнему импульсу 22 не произошла запись информации в блок 2; в блоке 7 с помощью элемента ИЛИНЕ 11 формируется запрещающий импульс 23; поступающий на вход выбора кристалла блока 2. По окончании импульса 22 устанавливается в 1 триггер 15 и, управляя элементом ИЛИ-И 9, подключает синхроимпульсы считывания к входам синхронизации регистра 1, триггера 8, триггеров 10 и 13. Появление логической 1 на третьем выходе (управляющем) (режим Считывание) блока 7 говорит о начале режима считывания. его более высоком, по сравйению с известным, быстродействии.7формула изобретения 1. Устройство для контроля записи информации в блоках памяти, содержащее схему сравнения, входы которой являются информационным и контрольным входами устройства, основной регистр адреса и блок местного управления, входы которого являются управляющими входами устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит дополнительный регистр адреса, коммутатор, накопитель и первый триггер, информационный вход которого подключен к выходу схемы сравнения, вход синхронизации соединен с входами синхронизации регистров адреса и выходом синхроимпульсов 15 блока местного управления, выход первого триггера подключен к информационному входу накопителя, адресный вход которого соединен с выходом дополнительного регистра адреса, информационный вход которого подключен к выходу коммутатора, первый, второй, третий и четвертый входы которого соединены соответственно с выходом и с адресным входом основного регистра адреса и с управляющими выходами блока местного управления, выход. управ ления записью которого соединен с управляющим входом накопителя, выход которого является информационным выходом устройства,2. Устройство по п, 1, отличающееся тем, что блок местного управления содержит второй, третий и четвертый триггеры, формирователь импульсов записи, элемент ИЛИ.И, элемент ИЛИ-НЕ и элемент НЕ, причем выход элемента ИЛИ-И соединен с входом синхронизации второго триггера, первым входом формирователя импульсов записи и входом элемента НЕ, выход которого подключен к входу синхронизации третьего триггера, инверсный выход которого соединен с вторым входом формирователя импульсов записи, выход которого подключен к входу синхронизации четвертого триггера, установочный вход которого соединен с информационным входом первого триггера и первым входом элемента ИЛИ-НЕ, второй вход которого подключен к прямому выходу второго триггера, установочному и информационному входам третьего триггера, третий вход элемента ЙЛИ-НЕ соединен с инверсным выходом четвертого триггера и первыми входами элементов ИЛИ-И, вторые входы которого подключены к прямому выходу четвертого триггера, второй вход сброса которого объединен с входом сброса второго триггера и является одним из входов блока, информационный вход второго триггера, третьи и четвертые входы элемента ИЛИ-И являются соответственно другими входами блока, выходы элемента ИЛИ-НЕ, элемента ИЛИ-И и формирователя импульсов записи, прямой выход четвертого триггера и выходы второго триггера являются выходами блока.Источники информации,принятые во внимание при экспертизе 1. Путинцев Н. Д. Аппаратный контроль управляющих цифровых вычислительных машин, М., Сов. радио, 1966, с. 85 - 103.2. Авторское свидетельство СССР723675, кл. б 11 С 29/00, 1976 (прототип).949720 242 СоставТехред А Тираж 6 ИПИ Государствпо делам изобреМосква, Ж - 35 ППП сПатентэ, г. 11303филиал Редактор А.МотыльЗаказ 5489/42ВНИ итель Т. Зайцева. Бойкас Корректо22 Подписноенного комитета СССРтений и открытиЯРаушская наб., д. 4/6Ужгород, ул. Проектная