Патенты с меткой «одноразрядное»

Номер патента: 392497

Опубликовано: 01.01.1973

Авторы: Авторы, Етйс

МПК: G06F 7/52

Метки: десятичное, десятичных, одноразрядное, т-разрядных, умножения, чисел

...Аг,9 первого разряда множимого 1 от 1 до 9 соответственно), шины 15, 1 б и 17 для подачи десятичных цифр Аг,ь Аг,г, , Лг,9 второго разряда множимого; шины 18, 19 и 20 для подачи десятичных цифрЛи,ь А,г," А,з т-го разряда множимого,Устройство работает следующим образом.10 Пусть множимое представлено числом019, а многкитсль - числом 7. Тогда ЛЬ 9=1, т, е. на шине 14 присутствует единичный сигнал, а на остальных шинах (12, И) младшего разряда множимого - нулевой сигнал.15 Сигнал А 9=1 открывает соответствующуюсобирательную схему 8 (на чертеже - нижняя) и создает единичный сигнал на соответствующей шине 3 одноразрядной матрицы 1 умножения.20 Так как множитель представлен цифрой 7,то на соответствующем выходе 4 (на чертеже - нижний) матрицы...

Номер патента: 407309

Опубликовано: 01.01.1973

Авторы: Авторы, Комиссаров, Рум, Сазонов

МПК: G06F 7/50

Метки: 8-4-2—1, кода, комбинационного, одноразрядное, суммирующее, типа

...перенос (ЦП) . При этом возможны следующие варианты:а) з=х+у(15, т. е. )х)у, что означает необходимость занятия 1 из старшей тетрады, в которой должна появиться- 1. Следовательно, должно иметь вид з = =(10+у) - х, если из данного десятичного разряда не было занятия единицы в младший. С другой стороны: э=(15 - х)+у и =ь+д 2= (15 - х ) +уч+д.=10+у - х, т. е./.д 2=5 я=ч - 5При условии /х ) увсегда я) 6. Поэтому я = з - 5= з+5= э+10) 16, Следовательно, после сложения з и 10 всегда будет перенос, который следует погасить, т. е. я=э+10+1 - 16, Итак, независимо от того, был лп циклический перенос в данную тетраду 51 О 15 20 2,5 зо 35 4 О 45 50 55 5 О 65 или его не было (что означает занятие в блп. жайшую младшую тетраду пз данной), прп...

Номер патента: 947911

Опубликовано: 30.07.1982

Авторы: Александров, Князьков, Кокаев, Коновалов

МПК: G11C 19/00

Метки: запоминающее, одноразрядное, стековое

...описать работу в двух режимах: записьв стек и чтение из стека.Запись информации в стек.Допустим в 1,2-2 слове устройства записана информация, т,е. втриггерах УЭП этих слов записаныединицы, Триггеры 27 и 28 находятсяв нулевом состоянии, Таким образомподготовлена схема управления записью в регистр (слово) памяти 17.Кроме того, сигнал с вентиля 37поступает на входной вентиль УЭП 31,Запись в память осуществляется черезвентиль 22, на второй и третий входыкоторого поступают сигналы с шины 3 исигнал записи информации с шины 1.После того, как записано информационное слово в триггер 28 заносится единица, которая показывает, что данноеслово памяти занято информацией, Призаписи информации в первое слово стека сигнал на разрешение записи...

Номер патента: 1392594

Опубликовано: 30.04.1988

Авторы: Волченская, Егоров, Князьков, Раевский

МПК: G11C 19/00

Метки: запоминающее, одноразрядное, стековое

...внутри блока 2 коммутации согласно фиг.4,Блок 2 коммутации состоит нз трехэлементов И 14 - 16, трех мультиплексоров 17 - 19, элемента НЕ 20, перемычки 21 и транзистора 22.Устройство работает в двух режимах следующим образом, 1392594В первом режиме информация подается с входа 2-3 на выход 2-3 , с вхо/ да 2-4 на выход 2-4, с входа 2-5 на выход 2-5 , с входа 2-6 на выход 2-6, элементы И 14-16 открыты на5 базу транзистора 22 и вход элемента НЕ 20, на выходе которого постоянно находится "О".Во втором режиме, т.е. при выходе из строя элемента памяти, на вход 13 подается отрицательный потенциал от дополнительного источника питания, перемычка 2 перегорает и снимает "1" с входа элементов И 14-16. Муль типлексоры 17-19 переключают цепь с входа...

Номер патента: 1539843

Опубликовано: 30.01.1990

Авторы: Березенко, Сушко, Фастов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, одноразрядное, оперативное, ошибок

...ИЛИ, выходы которых подключены к входам первого элемента И, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к вы-. ходу информационного разряда основного накопителя, а выход является инфор 3 1539843и единый блок кодирования / декодирования, построенный на логических элементах 2-6 и 11-15. В целях упрощенияописания, устройства из его составаисключены адресные цепи выборки элементов памяти (ЭП) основного 1 и дополнительного 1 О накопителей,Так как предлагаемое устройствос коррекцией ошибок имеет однораэряаную организацию, то любое обращение кнему начинается со считывания данныхиз основного 1 и дополнительного 10накопителей. Если внешнее обращениек ОЗУ производится в режиме...