Усилитель считывания

Союз СоветсиикСоцмапмстмчвсимаРеспублик Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 951390(51)М. Кл,6 11 С 7/00 3 Ъеударстааеыа комитат СССР в двлам кэоарвтвнкй и открытий(Б 4) УСИЛИ 1 ЕЛ СЧИТ 18 АНИЯ 1Изобретение относится к вычислительной технике и может быть использовано для создания запоминающих устройств на МДП-транзисторах и ПЗС.Известны усимтели считывания,5предназначенные для считывания инфор"мации из накопителей запоминающих устройств, выполненных на однотранзисторных .запоминающих ячейках памяти наМДП-транзисторах. Усилитель считыва- тония, используемый в качестве адреснойзащелки и представляющий собой триггерную схему, информация на внутрен"ние информационные узлы которой задается входным транзистором, описан влитературе 11,Недостаток схемы - малое быстродействие вследствие наличия дополнительного такта, необходимого для формирования напряжения на внутренних 20информационных узлах, и перезарядкабольших емкостей внутренних информа"ционных узлов в процессе работы формирователя,2Наиболее близким к изобретению яв" ляется усилитель считывания, содержащий информационные транзисторы, сток первого из которых подключен к истоку транзистора заряда и затвору управляющего транзистора, сток второго информационного транзистора подключен к истому второго транзистора заряда и затвору второго управляющего транзистора, истоки информационных транзисторов подключены к соответствующим числовым шинам, стоки и затворы транзисторов заряда подключены к первой тактовой шине, стоки управляющих транзисторов подключены к второй так. товой шине, исток первого управляющего транзистора соединен с истоком первого и затвором второго нагрузочных транзисторов, затвором второго информационного транзистора, исток второго управляющего транзистора соединен с истоком второго и затвором первого нагрузочных транзисторов, затвором первого информационного тран95139 зистора, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины. Данный усилитель считывания обладает высокойчувствительностью, высоким быстродействием и малым потреблением мощности 1.2,Однако он работает от предварительного разряда числовых шин, что ограничивает область его применения, 1 ОЦель изобретения - расширение области применения усилителей считывания эа счет увеличения диапазона напряжений на его входах.Цель достигается тем, что в усилит ель считывани я, соде ржащи й и нформацИ.рнные транзисторы, сток первого из ко"торых подключен к истоку первого транзистора заряда и затвору первого управляющего транзистора, сток второго ин" 0формационного транзистора подключенк истоку второго транзистора зарядаи затвору второго управляющего тран"эистора, стоки и затворы транэисто"ров заряда подключены к первой тактовой шине, стоки управляющих транзисторов подключены к второй тактовойшине, исток первого управляющего тран.зистора соединен с истоком первого,затвором второго нагрузочных транзисторов, затвором второго информационно.го транзистора, исток второго управляющего транзистора соединен с истокомвторого и затвором первого нагрузочных транзисторов, затвором первого ин"35формационного транзистора, истоки на"грузочных транзисторов подключены кшине нулевого потенциала, числовыешины, введены транзисторы разряда,затворы которых подключены к соответ 4 Оствующим числовым шинам, истоки - кшине нулевого потенциала, сток первого транзистора разряда подключен кистоку первого информационного транзистора и сток - к истоку второго инфор 45мационного транзистора,На фиг. 1. представлена схема усилителя считывания; на фиг. 2 - вре"менная диаграмма его работы.Усилитель считывания состоит из информационного транзистора 1, сток ко"50торого подключен к истоку первоготранзистора 2 заряда и затвору первого управляющего транзистора 3, стоквторого информационного транзистора 455подключен к истоку второго транзисто" 5.ра 5 и затвору второго управляющеготранзистора 6, стоки и затворы транзисторов заряда подключены к первой 0 4тактовой шине 7, стоки управляющихтранэистбров подключены к второй такто"вой шине 8, исток первого управляющего транзистора 3 соединен с истокомпервого 9, затвором второго 10 нагрузочных транзисторов, затвором второгоинформационного транзистора 4; истоквторого управляющего транзистора 6соединен с истоком второго 10 и эа"твором первого 9 нагрузочных транзисторов, затвором первого информационного транзистора 1, сток первого транзистора разряда 11 подключен к истоку первого информационного транзистора 1, сток второго транзистора разряда 12 подключен к истоку второгоинформационного транзистора 4, затво"ры транзисторов 11 и 12 разряда подклю.цены к соответствующим числовым шинам 13 и 14, истоки нагрузочных транзисторов 9 и О и транзисторов 11 и 12разряда подключены к шине нулевогопотенциала.Усилитель считывания работает следующим образом,В исходном состоянии (до моментавремени , фиг, 2) О= Е. Напряже"ние на числовой шине 13 равно Ца на шине 14 - И, составляющее ползсумму величин напряжений на числовойшине 13 при считывании логического"0" и логической "1" (опорное напряжение). Транзисторы 3 и 6 открыты,а так как 0 = О, то транзисторы 9и 10, 1 и 4 закрыты, С момента времени 1 И= О, а Оц " высокое, Напряжение на узлах 4 и 2. возрастает и вмомент времени й открываются информационные транзисторы 1 и 4. За счетразности сопротивлений транзисторов 11и 12 разряда, разряд одного из узлов,например, 0 происходит быстрее, и напряжение в этом узле уменьшится до О,а в узле С 1, за счет положительной обратной связи, останется высоким,Введение в усилитель считываниятранзисторов разряда обеспечивает работу усилителя от более широкого диапазона напряжений на его входе и уровня предварительного заряда, что всвою очередь обеспечивает расширениеобласти применения усилителя считывания,Предложенная схема усилителя считывания расширяет область примененияпрототипа-усилителя считывания с исто"ковым повторителем и делает его схемууйиверсальной для создания ЗУПВ. Всозданных на ее основе адресной эа).2айаг.г аказ 5958/59одписное ВНИИПИТираж 6 П "Патент",д, ул. Проектная, 4 филиа г. )ж 1 иг,щелки и промежуточном усилителе возможно использование преимуществ усилителя с истоковым повторителем - малая потребляемая мощность, высокое быстродействие, что обеспечивает сни жение потребляемой мощности и увеличение быстродействия запоминающих при" боров, в которых использованы эти схемы.О Усилитель считывания, содержащий информационные транзисторы, сток первого из которых подключен к истоку первого транзистора заряда и затвору первого управляющего транзистора, сток второго информационного транзистора подключен к истоку второго транзисто. 20 ра заряда и затвору второго управляющего транзистора, стоки и затворы транзисторов заряда подключены к первой тактовой шине, стоки управляющих транзисторов подключены ко второй тактовой шине, исток первого управляюще" го транзистора соединен с истоком первого, затвором второго нагрузочных транзисторов, затвором второго инО 6формационного транзистора, истоквторого управляющего транзистора со"единен с истоком второго и затворомпервого нагрузочных транзисторов, эа"твором первого информационного тран"зистора, истоки нагрузочных транзисторов подключены к шине нулевого потенциала, числовые шины, о т л ич а ю щ и й с я тем, что, с цельюрасширения области применения за счетувеличения диапазона напряжений наего входах, он содержит транзисторыразряда, затворы которых подключенык соответствующим числовым шинам,истоки " к шине нулевого потенциала,сток первого транзистора разряда под"клочен к истоку первого информацион-ного транзистора, и сток второго "к истоку второго информационноготранзистора. Источники информации,принятые во внимание при экспертизе"Электроника", 1973, И 19,с, 44-512, Авторское свидетельство СССРпо заявке Н 2784467/18-24,кл. С 11 С 7IОО, 1979.