Запоминающее устройство с автономным контролем

(19) я)5 8 11 С 29/ОО ЕНТ ГОСУДАРСТВЕННО ВЕДОМСТВО СС (ГОСПАТЕНТ ССР ЛСУ тОРСкОМу Са держит группублоковйамяти, формирователи"четности, в каждойблоке памяти коммутатОр," группу накопителей, блок невский контроля, блок мультиплексоРов, блок элемейтов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок элеСР ментов ИЛИ, регистр со" счетным входом,кроме того, устройство содержит блок обнаСР .: руженияошибок, формирователь синдрома,состоящий из трех блоков, блок сумматоровСТВО С по модулю два, блок сравненйя, дешифратор, первый"и второй блоки элементов И, иСлитель- блок анализа ошибок и блок коррекции ошиьзовано в: . бок, Устройство позволяет исправить одидежности. ночные и двойные модульные ошибки, а достовер-также обнаружить тройные модульные ойство со-:ошибки, 6 ил. же тво СС , 1986.тво СС , 1987. СТРОЙ к выч испол ой на шение Изобретение относится к вычислитель- ой технике, в частности к запоминающим устройствам:Известно Запоминающее устройство с макоконтролем, содержащее блок памяти, выполненный из модулей памяти, два формирователя сигналов по нечетному модулю, два накопителя, два формирователя сигналов кода Хэмминга, две группы сумматоров, два формирователя сигналов четности, два блока сравнения, вычитатель, формирова. тель сигналов ошибки, дешифратор, селекторы, блок коррекции ошибок и блок индикации, В устройстве за счет формирования контрольных сигналов по нечетному модуло семь и контрольных разрядов по коду Хэмминга обеспечивается обнаружение одиночных модульных ошибок и исправление однократных ошибок (1.Недостатком этого устройства является низкая достоверность контроля из-за невозможности коррекции модульных ошибок; н 1(54) ЗАПОМИНАЮЩЕЕ УАВТОНОМНЫМ КОНТРОЛЕ(57) Изобретение относитсяной технике и может бытьсистемах памяти повышеннЦель изобретения - повыности контроля устройства,Известно также запоминающее устройство с автономным контролем содержащее Б блоки памяти, три блока формирователей четности, формирователи контрольного слова, три блока сравнения, блок элементов ИЛИ, дешифратор, блок обйаружения ошибок, два блока элементов И и блок коррек- Оции ошибок, В устройстве за счет ОЧ прйменения модульного кода обеспечивает-, ( ся исправление одиночных модульных оши.4,"ь, бок, - .:, .: СЭНедостатком этого устройства является низкая достоверность контроля из-за невозможности обнаружения и коррекции двойных модульных ошибок.Наиболее близким техническим решением к предполагаемому является запоминающее устройство с автономным контролем 2, содержащее блоки памяти с адресными входами, входом записи, входом чтения, информационйыми входами и выходами, входами и выходамй контрольныхсиндрома, группа выходов блока сравнения которого соединены с входамивторой груп- соединена с входами дещифратора, выходы пы второго блока элементов И,,ю накоагтелей В- : О М 5 гек глааР амкВЮ У ом иркоюп 1 елео оВагокд 3 афМОццямьразрази елаЯмраиицы гююдФ фи ар жарф Е ФсмвЬ1 иаРобфУМфЭ ЯТИ. Саста Мог. битель М. ЛапушкинМ.Моргентал Корректор Е. Папп Редактор С. Кулакова Т Заказ 4 ВН 8 Ти ПИ Государственног 113035Подписноемитета по изобретениям и открытиям при ГКНТ СССРсква, Ж, Раушская наб., 4/б Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 о Фаоу 1 р10 20 30 40 50 55первой группы второго дешифратора; ин- к формационные входы второй группы которазрядов, три формирователя четности, три формирователя контрольного слова, три блока поразрядного сравнения, блок элементов ИЛИ, первый и второй дешифраторы, преобразователь четырехразрядного.двоичного кода в пятиразрядный, блок обнарумсения ошибок, два блока элементов И,блоккоррекции ошибок, причем информационные входы блоков памяти соединены с входами трех формирователей четности, выходы которых подключены к входам конт, рольных разрядовпервой, второй и третьейгрупп блоков пам"ятй, вйхады контрольных . разрядов первой, второй и третьей групп которых подклЮчены соответственно к одним из входов первого, второго и третьего блоков поразрядного сравнения, другие входы которых соединены соответственно с "выхОдами первого, второго и третьего формирователей контрольногбслова, входы которыхподкл 1 очены" кинформационнйм выходам блоков памяти и входам первой группы блока коррекции ошибок, входы вто. рой группы которого соединены с выходами первого блока элементов И, первые входы которых" подключены к вцходам первого блока поразрядного сравнения й входам первой груйпы блока обнарукения ошибок, входы второй группы и одиниз выходов которого соединены соответственно с выходами второго блока поразрядного сравнения и с-вторыми входами первого блока элементов И, выходы блока обнарукения ошибок являются контрольными выходами устройства, выходы третьего блока пораз ряднаго сравнения соединены с входами третьей группы блока обнаружения ошибок, :. первыми входами второго блока элементов И и первымй входами блока элементов ИЛИ, вторые входы и выходы котарйх подключены соответственно к выходам йервого блока поразрядйого сравнения и к одним из входов первого дешифратора, другие входы и выходы которого соединены" соответственно с выходами второго блока поразрядного сравнения, с входами" четвертой группы блока обнаружения ошибок; третьи" ми входами первого блока элементов И и вторыми входами второго блока элементов И, третьи входы которого подключены к одному из выходов блока обйарукения ошибок, а выходы ртарага блока элементов И - к входам третьей группы блока коррекции, информационные входы и выходы преобразователя четырехразрядного двоичного кода и пятиразрядный соединены соответственно с вь 1 ходами блока элементов ИЛИ и с информационными входами рого подключены к выходам второго блока поразрядного сравнения, выходы второго дешифратора соединены с входами четвертой группы входов блока обнаружения ошибок, третьими входами первого блока элементов И и вторыми входами второго блока элементов И, выход блока коррекции является информационным выходом устройства.,В этом устройстве при записи информации в формирователях четности в соответст; вии с проверочной матрицей кода вырабатываются контрольные разряды, которые записываются в соответствующие бпок 1 л памятигруппы. При считывании формирователи контрольного слова формируют контрольные сигналы, которые сравниваются с контрольными разрядами-кодовой комбинации, считанной из блоков памяти группы, По результатам сравнения блок обнаружения ошибок производит обнаружение ошибок и анализа возможности их коррекции. Дешифраторы, блок элементов ИЛИ и преобразователь четырехразряднаго двоичного кода в пятиразрядный производят лакалйзацию отдельно четного и нечетного отказавшего блока памяти группы и позиции отказавших разрядов в этом блоке, Блоки элементов И и блок коррекции выполняют коррекцио ошибак-в считываемой информации, В зависимости ат сигналов с выходов блоков сравнения и дешифраторов в устройстве исправляются в одном блоке памяти все пакетные ошибки с разрядностью равной или меньшей разрядности блоков памяти, Кроме того, в зависимости от сигналов с выходов блоков сравнения и дешифраторов в блоке обнаружения ошибок реализуется контроль на наличие ошибок в двух блоках памяти. В устройстве, таким образом, исправля 1 отся оциночные модульные ошибки и обнаруживается 80 О двойных модульных ошибок. Однако в данном устройстве невозможно исправление: двойных модульных ошибок и обнаружение модульных ошибок большей кратности, которые часто возникают в запоминающих устройствах большой емкости вследствие накопления с течением времени корректируемых"отказав элементов памяти.Недостатком данного устройства является низкая достоверность контроля устройства.Цель предполагаемого изобретения - повышение достоверности контроля устройства.Поставленная цель достигается тем, что в запоминающее устройство с автономным онтролем, содержащее группу блоков паити, три формирователя четности, два бпо1785040 5 6ка элементов И, блок обнаружения ошибок, рядами информационного выхода блока паблок коррекции ошибок, причем выходы мяти, выходыэлементов ИКСЛЮЧАЮЩЕЕ блоков элементов И соединены соответст- . ИЛИ групйы Соединены с первыми входами венно с вторым и третьим входом блока соответствующих элементов ИЛИ:группы, коррекции ошибок, выход которого являет выходы которых соединены с соответствуюся информационным выходом устройства,щими разрядами информационйого входа адресные входы всех блоков памяти груйпц регистра с счетнйм входом, выход которото объединены и являются адресным входом, подключен к информационному входу (К+ . устройства, входы записи всех блоков памя)-го накопителя группы, разряды информати группы. объединены и являются входом 10 ционного выхода которого соединены с втозаписи устройства; входы. чтения всех бло- рыми входами соответствующих элементов ков памяти группы объединены и являются:ИЛИ группы и с входом контрольных разря-входом чтения устройства, входы трех фор- дов блока контроля, разряды выходов контмирователей четностй объединены и явля- рольных. сигналов блоков памяти группы ются информацйонным входом устройства, 1 Б соединены с соответствующими разрядами дешифратор, формирователь синдрома, третьего входа блока анализа ошибок, с развходы которогосоединены с соответствую-рядамй входа блокасумматоров по модулю щими"выходами блоков памяти групп; вве-: два, крометого, разряды выходовконтрольдены блок сумматоров по модулю два, блбк ". ных сигналов первых иблоков памяти сравнения и блок анализа ошибок, кроме 20 группы соединены стретьими входамисооттого,каждыйблокпамятигруппысодержит-ветствующих элементов И второго блока, коммутатор, группу накопителей, блок кон-:. кроме того, разряды информационных вытроля, блок мультиплексоров, группу эле-"ходов первых и - 3 блоков памяти группы соментов ИСКЛЮЧАЮЩЕЕ ИЛИ, группу единены с соответствующими разрядами элементов ИЛИ и регйстр с счетным входом, 25 первого входа коррекции ошибок, разряды причем разряды информационных входов " вцходовформирователясиндромасоединепервых илоков памяти группы(п - число . ны с соответствующими разрядами входа блоков памяти в устройстве) соединены с :. блока обнаружения ошибок, выход сигнала соответствующими разрядами информаци- " двойной модульной ошибки которого соедионного входа устройства; разряды -инфор нен с первым входом блока айализа ошибок мационных входов (п)-го, (и)-го и и-гои с вторыми входами элементов И второго блока памяти группы соединены с разряда- блока, разряды, выхода сигналов одийочной ми выходов соответственно первого, второ-модульной ошибки блока обнаружения ошиго и третьего формирователей четности; в бок соединеныс соответствующими разрякаждом блоке памяти группы старшая часть35 дами второго входа блока анализа ошибок и разрядов адресного входа соединена с ад- с первыми входами"соответствующих эле-ресными входами всех накопителей группы,: ментов И первого блока, кроме того, разрямладшая часть Разрядов адресного входа ды выхода первого формирователя соединена с адресным входом коммутаторасийдрома соединены с соответствующими и.блока мультиплексоров, вход записи сое разрядами первого входаблока сравнения, динен с входами записи всех накопителей . с разрядами четвертого-входа блока аналигруппы, вход чтения соединен с входамиза ошибок и с вторыми входами соответстчтения всех накопителей группы, разряды вующих элементов И первого блока, выход информационного входа соединена с пер-блока сумматоров по модулю два подклювыми входами соответствующих элементов 45 чен к второму входу блока сравнения, пер- ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с инфор-:вый выход которого подключен к входу мационным входом коммутатора, выход ко- дешифратора, разряды выхода которого соторого подключен к информационным . единены с четвертыми входами соответствходам первых К накопителей группы вующихэлементов Ивторого блока, второй М - число накопителей для хранения ин выход блока сравнения соединен с первыми формационных разрядов в одном блоке па- входами элементов И второго блока и с пямяти), разряды информационных выходов тым входом блока анализа. ошибок, первый которых соединены с соответствующими: выход которого является выходом сигналов разрядами информационного входа блока контроля блоков памятиустройства, второй контроля и блока мультиплексоров, выход 55 выходблока анализа является контрольным блока контроля подключен к выходу конт- выходом сигнала "НЕИСПРАВИМАЯ рольных сигналов блока памяти, разряды ОШИБКА" устройства.выхода блока мультиплексоров соедийены с Использование в известном запоминавторыми входами соответствующих элемен-. ющем устройстве с автономным контролем тов ИСКЛЮЧАЮЩЕЕ ИЛИ группы и с раз- блока сумматоров по модулю два, блока7 1785040 8сравнения, блбка анализа ошибок, а также ды информационных входов блоков 1 - 1-1- в каждом блоке" памяти группы коммутато-(и) памяти группы соединены с соответстра, группы накопителей, блока контроля, вующими разрядами информационного 5 бпока мультиплексоров,группы" элементов входа устройства, разряды информацион- ИСКЛЮЧАЮЩЕЕ ИЛИ, группы элементов 5 ных входов блоков 1-п), 1 - (и) и 1-и ЙЛИ и регистра с счетным входом является. памяти группы соединены с разрядами вынеобходимым, а в совокупности их связей с ходов соответственно первого 9, второго 10 элементами устройства достаточнйм для и третьего 11 формирователей четности, в достижения поставленной целй:-"повыше-каждбм блоке памяти группы 1 старшая ния достоверности контроля устройства за 10 часть разрядов адресного входа соединена счет использованияпомехоустойчивого ко- . с адреснымивходами всех накопителей 13- дирования информации, хранимой в блоках 1 - 13 - (И+1) группы; младшая часть разрядов памяти группы, Необходимоотметить; что адресного входа соединейа с адресным вхоуказанная Совбкупность приЗйаковв уст- дом коммутатора 12 и блока 15 мультиплек- ройствах данного класса не встречается, 15 соров, вхоДзаписи соединен с входами Это позволяет сделать вывод о соответст- записи всех йакопителей 13 - 1-13 - (И+1) вии техййческого решения крйтерию "суще- группы,- вход чтения соединен с входами стеенные отличия",: чтения всех накопителей 13-1-13-(И+1)На фиг, 1 представлена функцйональ- группы, разряды информационного входа ная схема запоминающего устройства с ае соединены с первыми входами соответству-тономным контролем; на фиг. 2 - . ющих элементов ИСКЛЮЧАЮЩЕЕ ИЛИфункциональная схема блока"анализа оши- группы 16 и с ийформационным входом комбок; на фиг. 3 - функциональная схема блока мутатора 12, выходкоторого подключен к контроля; на фиг.4 - функциональная схема информацйонным входам накопилей 13-1- блока сравнения; на фиг. 5 - функциональ 13-й групйы, разряды информационных выная схема дешифратора на фиг. 6- показа- . ходов которых соединеныс - нэ структура используемого- в устройстве соответствующими разрядами информацикорректирующегокода: "," ". ," онного входа блока 14 контроля и блока 15Устройство содержит (фиг. 1) группу 1мультиплексоров, выход блока 14 контроля блоков памяти 1 - 1-1 - и, адресный 2 вход. ЗО подключен к выходуконтрольныхсигналов устройства, входы записи 3 и чтения 4 уст- блока памяти группы 1, разряды еыходаблоройства, ййформационный 5 вход устройст- ка 15 мультиплексоров соединены с вторыеа, выход 6 сигналов контроля блоков ми еходамй соответствующих элементов памяти устройства, контрольный выход 7 . ИСКЛЮЧАЮЩЕ ИЛИ группы 16 и с разсигнала "НЕИСПРАВИМАЯ ОШИБКА", ин рядами информационного выхода блока паформэционньй выход 8 устройства, форми- мяти группы 1, выходы элементов рователи четности 9-11 с первого по третий, ИСКЛЮЧАЮЩЕЕ ИЛИ блока 16 соединены в каждом блоке памяти-коммутатор 12, груп-свходами соответствующих элементов ИЛИ йу накопителей 13 - 1-13 - (Й+1), блок 14 кон- блока 17, выходы которых соединены с сотроля, блок 15 мультиплексоров, блок 16 40 ответствующими разрядами информационэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 17 ного входа регистра 18 с счетным входом, элементов ИЛИ, регистр 18 сосчетным вхо- выход которогоподключен к информацион-.дом, кроме-того, устройство содержит блок ному входу накопителя 13-(И+1) группы, 19 обнаружения ошибок, фбрмйрователь разряды информационного выхода которо- синдрома, состоящйй из трех блоков 20 - 22, 45 го соединены с вторыми входами соответстблок 23 сумйаторов по модулю два, блок 24 вующих элементов ИЛИ блока 17 и с входом сравнения,дешифратор 25,первый 26 ивто- контрольных разрядов блока 14 контроля, рой 27 блоки элементов И, блок 28 анализарэзряды .выходов контрольных сигналов ошибок и блок 29 коррекции ошибок. блоков 1-1-1-и памяти группы соединены сЭлеменчзй устройства соединен й следусоответствующими разрядами третьего ехо-.ющим образом фиг, 1), Адресные входы да блока 28 анализа ошибок, с разрядами .всех блоков памяти группы объединены и входа блока 23 сумматоров по модулю два, являются адресным 2 входом устройства, кроме того, разряды выходов контрольных входы записи всех блоков памяти группы сигналов блоков 1-1-1-1 п) памяти. группы объединены и являются входом записи 3 55 соединены с третьими входами соответствуустройства, входы чтения всех блоков памя- ющих элементов И второго 27 блока, разряти группы объединены и являются входом ды информационных выходов блоков чтения 4 устройства, входы формирователей, 1-1-1-п памяти группы соединены с соот-11 четности объединены и являются ин- ветствующими разрядами входов блоков формационным 5 входом устройства, рэзря - 22 формирователя синдрома, кроме то1785040 9,: 10го, разряды информацонных вьходов бло-пу 43 элементов ИЛИ-НЕ и элемент 44 ЙСков 1 - 1 - 1-1 п) памяти группы соединейы с КЛЮЧАЮЩЕЕ ИЛИ-НЕ.соответствующйми разрядами первого вхо-, . . -;Функциональная схема дешифраторада блока 29 коррекции ошибок, разряды вы-:." 25 содержит:1 фиг. 5);: например, груйпу 45ходов блоков 20-22 формирователя 5 элементов ЙЛИ,синдрома:соединены с соответствующими:.."Формирователи 9-11 четности могутразрядами входа блока 19 обнаружения .быть построены на сумматорах.по модулюошибок, выход сигнала" двойной модульной два и выдают на свои выходы значения коношибки которого соединен.с первым входом." трольных"разрядов, как дополнение дочетблока 28 анализа ошибок и с вторыми вхо ности числа единйц в: группах разрядовдами элементов И.второго 27 блока, выход . ийформационного слова: в соответствии -скоторОго подключен к третьему входу блока: ,проверочной матрицей НОР 2) - подкода ко 29 коррекции ошибок, разряды выхода сиг-да Рида-Соломона.йалов одиночной модульной ошибки блока:,:. "Блоки 20-22 Формироаателя сийдрома19 обнаруженйяошибок соединеньгс соот построены на сумматорах по модулю. два иветствующими разрядами: второго входавыдаат на свои вйходы Значения разрядов, блока 28 анализа-ошибок и с первымивхо- : .синдрома, как сумма йб модулю два"группдами соОтветствувщих элементов И перво- . разрядов кодового слова в соответствий сго .26 блока, выход- которого подключен. к проверочной матрицей НОГ(2) - подкода ковторому входу блока 29 коррекции ошибок, 20 да Рида-Соломона,вьход которого является.информацйонным.:;: . Блок 19 обнаруженйя ошибок содержит8 выходом устройства, кроме того, разряды,":. блоки обнаружения ошибок в 1-.том модуле,выхода первого блока 20 формирователя". элемент ИЛИ, элемент ИЛИ-НЕ и элеменгсиндрома соединены С соответСтвующими И, Каждай блокобнаруженияошибокв 1-том, .разрядами первого входа блока 24 сравне модуле содержит группу сумматоров по мония, с разрядамй четвертого входа блока 28: . дулю два и элемент И, Функциональная схеанализа ошибок и с вторыми входами соот-:ма . и описание работы блока 19ветствующих элементов И первого 26 блока, . обнаруженйя ошибок приведены в (4).: выход блока 28 сумматоров по модулю дваподключены к второму входу блока 24 срав - Блок 29 коррекции ошибок содержит,нения,"первый выход которого подключен.к: ., наг ример; элементы ИСКЛЮА 10 ЩЕЕвходу дешифратора 25, разряды выхода:ко- -., ИЛИ по чйслу информационных разрядов в, торого соедйнены с четвертыми входами со-"слове; Первые входы элементов ИСКЛЮЧАответствующих элементов И второго 27, ЮЩЕЕ ИЛИ являются-соответствующимиблока, второй выход блока 24 сравйения 35 разрядами первого входа блока 29 коррексоединен с первыми входами элементов И ции ошибок, вторые входы элементов явля, второго 27 блока ис пятым входом блока 28 ются соответствующими-разрядами второгоанализа ошибок; первь 1 й.выход которого яв- входа, а третьи входы элементов - разрядаляетоя выходом 6 сигналов контроля блоковми третьего входа.памяти устройства; второй выход блока 2 В: 40 Блок 23 сумматоров помодулю два.соанализа оШибок является контрольным вы-держит Ь-разрядные сумматоры по модулю. ходом 7 сигнала "НЕИСПРАВИМАЯ СШИБ- . два, где Ь - разрядность одного блока памя. КА" устройства.:-. :;:": ".: ",. ти(разрядностьмодульной ошибки), ЧислоЬ - разрядных сумматоров по модулю два вФункциональная схема блока 28 анэли блоке 23 равно и 1 /2 (и - 2)1, где и - числоза ошйбок содержит,например, (фиг, 2) блоков памяти в устройстве, Выходы Ь-раз шифратор 30, преобразующий унитарный . рядйых сумматоров по"модулю два являют"код в двойчньй, блок 31 элементов ИЛИ;ся выходом блока,блок 32 мультиплексоров, элемейт 33 ИЛИ, ": ."Устройство работаетследующим обраблок 34 сумматоров по модулю два, элемейт 50 зом. Адрес, поступающий по входу 2 устрой 35 ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. первый 36 и ства,состоит из двух частей . - старшей ивторой 37 элементы И, первый 38 и второй младшей. Старшая часть разрядов адреса. 39 элементы ИЛИ; :,.: соответствует адресу страницы памяти и поступает на адресные входы накопителейФункциональная схема блока 14 конт всех блоков памяти устройства, Младшаяроля содержит фиг, 3), например, две груМчасть разрядов адреса соответствует адресупы 40 и 41 сумматоров помодулюдва.слова в странице памяти и поступает на .Функциональная схема блока 24 срав-.адресные входы коммутатора 12 и блока 15нения содержит (фиг, 4), например, группумультиплексоров всех блоков памяти уст 42 блоков сумматоров по модулю два, груп- ройства,0001 101 010100 011,0о 0 1 1 о,г 1 0 1о Рассмотрим работу устройства в режиме записи, При записи значения разрядов :информационного слова по входу 5 устройства поступают на входы формирователей:.9-11 четности, которые формируют конт рольные разряды ОГ(2)-подкода кода Рида- Соломона в соответствии с проверочной матрицей Н 1001 1100 0110, 0 ол1015 ССз - пакеты информацио Сэ- пакеты контрольн ри этом 4- подматри С 2 С 15 де 01- В 5 рядов, а С 1- дов слова. Пвид; ных разх разря 1 имеют 1 1100 ) 10Н= Ь Ы 010)1,2,2 огде Ь - . разрядность блоКа памяти устройства; 1 - единичная подматрица размерностиЬ х Ь: О - нулевая подматрица-размерностиЬ х Ь; Ф - йодматрйца размерности Ь х Ь,определяемая выражением:,ф ( ф+ьф+ь - 2" ф+ь - ь 20/3+ь-остатку отделения х на порождающий многочлен 6(Х) степени Ь; р- показатель степени матрицы, 1 ф2 ь.При записи информационное слово де литСя на пакеты, разрядность которых рав-.на. разРядности блоков памяти устройства, 30Каждый "г-тый пакет информационных разрадой по входу 5 устройства поступает наинформационный вход соответсотвующегоблока 1- памяти. Максимально возможноеколичество" разрядов в. информационном 35слове устройства ограничено разрядностьюблооков. памяти и определяетсяовойроажениемо;К Ь(2 - 1), При этом общее число блоковпамяти в устройстве и2 г. Количествоконтрольных разрядов, поступающих с выходов формирователей 9, 10 и 11 на информационные входы блоков памятисоответственно 1-(п), 1-(и) и 1-и опре деляется выражением:Г=ЗЬ.:.- 45"Для примера, при разрядности блокапамяти устройства Ь=4 проверочная Н-матрица кода имеет вид:/о 10 О О1 0 1оо 4.о 001 000 100 0 011 г В режиме ойствэ в к записи па адресу со входа 2 устр аждом блоке памяти вначале производится считывание соответству 1 ощего пакета разрядов слова, хранимого в одйом из накопителей 13-1-13-И, определяемом младшей частью разрядов адреса. Приэтом в блоке памяти Ь - разрядные пакеты различных слов, считанные из всех накопителей 13-1-13-К по старшей части разрядов адреса, образуют строку страницы памяти устройства (фиг. 6), Данная строка в блоке 14 контроля проверяется на соответствие контрольным разрядам, считыйаемым из накопителя 13-(И+1). Эти контрольные разряды формируются в процессе работы устройства в соответствии с Н-матрицей кода:г.г 1. ОчСогде О 1-Ои - пакеты информационйых разрядов строки одного блока памяти; Со - пакет контрольных разрядов строки, Все пакеты Со контрольных разядов строк блоков памяти 1-1-1-и образуют контрольное слово страницы памяти, считываемой по старшей части адреса из накопителей 13-1-13-Й всех блоков памяти устройства (см, фиг. 6),В каждом блоке памяти предварительно считанный пакет разрядов строки страницыс выхода блока 15 мультиплексоров посту- женные разряды в соответствующем пакетепает на первые входы группы 16 элементов слова. Таким образом, путем подачисигна- ИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входьгко- лов обнаружения "одиночных модульных торых поступают значения разряДов запи- ошибок и пакета разрядов Зз синдрома на сь 1 ваемого в данный блок памяти пакета 5 входы первого,26 блока элементов Ис разслова. С выходов элементов ИСКЛЮЧАЮ- рядов его выхода на блок 29 поступают сиг- ЩЕЕ ИЛИ блока 16 сигналы несравнейияналы при йомбщй: которых производится считанного пакета с записываемым посту-" коррекция искаженных разрядов в"пакете пают через блок 17 элементов ИЛИ на входсчйтываемого слова Напримерприискажерегйстра 18 с счетным входом, в котором 10 нии разрядов вовтором пакетесчитываемозаписаны также предварительно считанные го Слова"в блоке 19 обнаруженияошибок кон рольнйе разряды соответствующейвыработается единичный сигнал с еторогО строкистраницы памяти с выходанакопите-:.: разряда выхода сигналов. одиночнбй моля 13-(К+1) данного блока памяти уСтройст- дульной ошибки,:соответствующего второва. Путемзаписи сигналов несравнения 15 му блоку памятиустройства,"Приэтом с пакетбвв.регистр 18 ссчетным входомпрб- "вьхода формирователя 20 разряды пакета извбдится коррекцйя контрольнйх Разря- Яз сйндрома по едйничному сигналу с втодов.строки. страницы, которые свьхода" рого разряда выхода сигналов" одиночной регистра 18 поступают на информационный:. :модульной ошибки блока 19 через блок 26 вход накопителя 13-(И+1), После этого по 20 поступят на вторыеаходысоответству 1 ощих сигналусо входа 3 устройства йройзводится," элементов ИСКЛЮЧАЙЭЩЕ ИЛИ блока 29, в каждом блоке памяти запись пакета раз-напервые входы "когорых йоданц значениярядов слова в соответствующий накопитель . разрядбв информационного выхода второго (13 - 1-13 - К и запись контрольнйх разрядовблока памяти устройства. На выходах данстроки страниць 1 в накопитель 13 - (И+1). За ной группы злемейТов ИСКЛЮЧАЮЩЕЕ пись инфОрмации в йакопитель 13 осущест-ИЛИ блока 29 будутсформированы разряды вляется при изменении информации на исправленного:второго.пакетаслова. Навходе этих накопйтелей, "" .:.".Йример-,"если исходный 4-хразрядный пакетВ режиме считывания по адресус"входа слова имел значение 1010; а искажейный: 2 устройства и сигналу с входа 4 на инфор имеет значение 1101, то пакет Яз синдрома мационный выход каждого блока"памяти с . приметзначение 0111,Путем йодачизйаче-выхбда блока 15 мультиплексоров йоступа-: ний разрядов искаженного пакета слова на ет пакет разрядов слова, Кроме тбго; на - первые входй соответствующих элементов выход контрольных сигналов каждбго блока ИСКЛЮЧАЮЩЕЕ ИЛИ, а значений разряпамяти поступают сигналы с выхода блока 35 дов пакета Яз синдрома йа:вторые-входы 14 контроля. Разрядй считанного слбва пб-: даннь 1 х элементов на их выходахполучим ступают с информацйонных выходов блоков: значения разрядов 1010 исходного пакета, памятиустройстванасоответствующиераз-При обнаружении двойной:модульной рядыпервого взода блока 29 коррекцйи и наоййбки в блоке 19 обнаруженйя ошибок павходы формирователя синдрома, который в 40 кет Яз синдрома будет иметь-значение сумсоотве 1 ствии с Н-матрицей ОР(2) - подкода " мы по модулю-два значений одноименных кода Рйда-Соломона формирует провероч- разрядоввыходов контрольных сигналов ный синдром, состоящий из трех Ь-разряд-.: блоков памяти,-в- которых исказилась инных пакетов Яз, Я 2 и Я 1, каждый из которых":формация, В блоке 23 сумматоров;по моду- выдает соответственно формирователь 20, 45 лю два формируются койтрольные суммы . 21 и 22. В блоке 19 обнаружения ойибок значенийодноименных разрядов различосуществляется айализ синдрома и "выраба- ных пар выходов койтрольных сигналов,блотываются контрольные сигналь 1 обнаруже-" ков памяти, В блоке 24 сравненйя"даннйе ния одиночных модульных ошибок, каждый контрольные суммы сравниваются со зйачеиз которых соответствует своему блбку па нием пакета Яз синдрома, Результаты срав-мяти, и контрольныйсигнал обнаружения- нейия поступают%а дешифратбр 25. Если двойной модульной ошибки т,е. ошибки в сравнение произошло с какой-либо контразрядах двух пакетов считанного слова, со- рольной суммой, то дешифраторвырабатыответствующих каким-либодвум блокам па- вает на двух:соответствующих разрядах мяти устройства), П ри обнаружении 55 своего выхода единичйые сигналы, по кото- одиночной модульной ошибки в считывае- рым при помощи второго 27 блока элеменмом слове пакет разрядов Яз синдрома од- тов И контрольные сигналы блоков памяти с нозначно указывает на структуру ошибки. искаженной информации" поступают на Единичные значения разрядов синдрома Яз третьи входы соответствующих элементов указывают при одиночной ошибке на иска- ИСКЛЮЧАЮЩЕЕ ИЛИ блока 29, где произФ16 151785040водится коррекциисчитйваенмого слова. Та- . через элемент 36 И и элемент 39 ИЛИ посту, . ким образом, в устройстве осуществляется пит на койтральйый выход 7 сигнала "НЕ исправление паке 1 ов разрядов считываемо- ИСПРАВ ИМАЯ ОШИБКА" устройства. ;гослава, соответствующих двум блокам пас- Кроме Тото, сигйал "НЕИСПРАВИМАЯмяти (т;е, йссправлчение двойной модульной 5 ОШИБКА" вырабатывается йри налйчии сигошибки).:.,- :;:,".: ;::,.:.нала обнаружения двойной модульнойРассмотрим, например,случай двойной . ошибки с выхода блока 19 и единичного", модульной ошибки, когда искажение рааря- . сигнала с выхода элемента 44 ИСКЛЮЧАЮ-дов происзашло во втором и четвчертом паке-, - .ЩЕ.Е ИЛИ-НЕ блока 24 сравнения. В этомте слова, Пусть исходное значение 10 случае обнаруживаются 70 ф модутльнйхвторого пакета было 1001, а четвертого - ошибок четвертой кратности в считываемом; 0101 (Ь = 4). При считывании получили иска- . слове, В устройстве не обнаруживаются. женные.значения этих пакетов. саответст-лишь те ошибки четвертой кратности, прйвенно 1100 и О 110 С.выходов контрольных которых в считываемом слове в двух изт чесигналов блоков памяти 1-2 и 1,-4 в этом 15 тйрех ошибочных йакетов искажаются однислучае имеем ненулевые синдромы соответ- дд . и те же разряды. Помимо выработчкисигналаственно 0101 и 0011. Кроме того, в блоке 19. "НЕИСПРАВИМАЯ ОШИБКА" в блоке 28; обнаружения ошибок выработается сигнал - анализа ошибок с выходов элементов ИЛИдвойной модульной ошибки, а.с выхода фор-:, блока 31 на соответствующие разряды выхо,мирователя 20 синдром Яз = 0110. В блоке 20 да 6 устройства поступают сигналы контро-"24 при этом вырабатывается единичный сиг- ля блоков памяти. Единичные уровни этихнал сравнения контрольной суммы синдро- - . сигналОв указывают на наличие сбоев илимов блоков памятй 1-2 и 1-4 с сйндромом отказав в функционировании накопйтелей .ЯЗО 1010+0011 = 0110). По данномусигналу илисхем.обрамления соответствующих блос второго ичетвертого разрядов выхода де ков памяти.шифратора 25 йа четвертые входы соответ- .: Технико-зкойомичческое преимущество, стйующйх элементов И второго 27 блока .предлагаемого изобретения по сравнению споступят единичнь 1 е сигналы. по которым на базовым, в качестве которого взятпратотип,третьи входы соответствующих элементовкак наилучший иэ известных данного типаИСКЛЮЧАЮЩЕЕ ИЛИ блока 29 поступят 30 заключается в повышейии достоверностиконтрольные сигналы с вытходов блоков 1-2 контроля устройства.и 1-4 памяти, На первые входы этих же . В известном ус 1 ройстве для помехоэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока 29устойчивого кодирования информации,хра-йоступят.разряды искаженных пакетов, На" нимой в блоках памяти, используется код,вторых входах элементовИСКЛ ЮаЧАмЮЩЕЕ 35 позволяющйй исправлять одиночные и аб-ИЛИ блока 29 будут нулевые уровни сигйа- наруживать 8000 двойныхмодульных ашилав с выходов элементов И первого 26 бла-: бок, В предлагаемом устройствека, Таким образом, в блоке 29 произойдетиспратвля,ютсчя Одиночные и двойные мо-:коррекция искаженных разрядов в пакетах дульные ошибки, а также обнаруживаются,считываемого слова.: .-.:.,:40 тройные и 70% модульных ошибок четвер-Краме коррекции одиночных или двой- той кратности.ных модульных ошибок в устройстве в блокеВажным показателем корректирующего28 анализа ошибок производитсся абнаруже-кода является коэффициент обнаруживаение модульных ошибок большей кратйости.: мых ошибок - К, под которым понимаютВ частности, в устройстве обеспечивается 45 отношение числа обнаруживаемых ошибокобнаружение тройных модульных ошибок с к числу всех возможных ошибок Определймвыдачей на контрольный выход 7 сигнала: во сколько раз коэффициент обнаруживае."НЕИСПРАВИМАЯ ОШИБКА". При возник-мых ошибок К предлагаемтога устройствановений,трачйнтой модульнбй ошибки в счи- больше коэффициента обнаруживаемыхтываемом слове в блоке 19 будет вырачботан 50 ошибок. К 2 известного устройства. Для опре ложныйсигналобнаруженияодиночнойма- . деленйя коэффициен 1 ов обнаруживаемыхдулчьйой ошибки, В блоке 28 анализа аши- ошибок К 1 и К 2 воспользуемся выражением:бок (фиг. 2) в блоке 34 сусмматосровс по 1 омодулю два ц этом случае произойдет не- -Свсравнение Синдрома оФ с выхода формиро. 55сатена 20 с синдромом, считанным с выхода . 2 .контрсольнйх сигналов блока памяти. При где и - число блоков памяти в устройстве,условийналичия баллее одного нтейулевочгоч Ь - максимальная кратность обнаруживаесийдрама с выходов контрольных сигналовмых модульных ошибок.блоков 1-1-1-и памяти сигнал немсравйения1785040 17 мультиплексоров, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок элементов ИЛИ и регистр со счетным входом, выходы которого подключены к информационным входам наПредположим, что рассматриваемые устройства содержат и = 18 блоков памяти, Тогда для предлагаемого изобретения выражение для определения коэффициента Хаким образом, за счет испольЗованйя" копителей группы:и с входами второй груп в йзвестном устройстве блока сумматбров 20 пы блока контроля выходы которого по модулю два, блока сравнения, блока ана-являются контрольными выходами блока лиза ошибок, а такжев каждом. блоке памя- памяти; входызаписи и чтений накопитети коммУтатоРа. гРУппы накопйтелейд блока . лей гРУппы объединены и ЯвлдютдстЯ Саответконтроля, блока мультиплексоров" ,блока ственно входамизапйсги и чтеният блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блока 25 памяти, вь 1 ходь 1 коммутатора йогдлктлючены элементовИЛИ и регистра с счетнымвхо- соответственйо к информагциойным входам дом достигается поставленная цель- йотвты- накопителей труппы; выходы блока мультишение достоверности койтроля устрбйства Формула изобретения плексорбв соединены с входами второй группы блока элементов. ИСКЛЮЧАЮЩЕЕ Запоминающее устройство с автоном ИЛИ и являютСя информационнымивыхоным контролем, содержащее группу блоков . дами блока памяти, выходы первого, второ- памяти, три формирователя четности, фор-го й третьего формирователей четности миройатель синдрома, блок. обнаружения . соединены соответственнос информационошибок, дешифратор, два блока элементов ными входами первого, второго и третьего.И, блок коррекции ошибок, выходы которого 35 блоков памятй контрольных разрядов групявля бтся информационными выходамиуст- пы, контрольные выходы блоков памяти ройства, входы второй и третьей групп бло- . группы соединены соответственно с входака коррекции ошибок соединены ми блока сумматоров по модулю два, с вхо.соответственно с выходами первого и вто- . дами первой группы второго блока рогоблоков элементов И, выходы формиро элементов И и с входами первой группы вателя . синдрома соединены блока анализа ошибок, входы второй и соответственно свходами блока обнаруже.третьей групп которого соединены соответния ошибок и с входами первой группы пер- ственно с выходамифорумирьвателя синдроваго блока элементов И, входы второйма и выходами блока обнаружения ошибок,. группы которого соединены"с выходамй 45 выход сигналадвогйной модульной ошибки первой группы блока обнаружения ошибок, - которого соединен с первым входом блока информационные входы блоков памяти анализа ошибок и с первым входомвторого группы и входы формирователей четности блока элементов И, второй вход которого соединен с выходом блока сравнения и с объединены и являются информационными входами устройства, адресные входы бло вторым входом блока анализа ошибок, выков памяти группы объединены и являются ходы которого являются контрольными выходами устройства, информационные выходы блоков памяти группы соединены адресными входами устройства, входы записи и чтения блоков памяти группы объесоответственно с вхсдами формирователя динены и являются соответственно входами синдрома и с входами первой группы блока записи и чтения устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения коррекции ошибок, выходы блока сумматонадежности устройства, в него введены ров по модулю два соединены с входами блок сумматоров по модулю два, блок срав- первой группы блока сравнения, входы втбнения и блок анализа ошибок, а каждый . рой группы которого соединены с соответблок памяти группы содержит коммутатор, стоу ктщими аыходами формироаателя группу накопителеа, блок контроля, блох обнаруживаемых ошибок примет вид: 5 копителя контрольных разрядов группы, вы-,(8 + С 18 + Св + С 80 7 ходы которого соединены с входами первойК 1= 1 в . группы блока контроля и входами первойгруппы блока элементов ИЛИ, входы второйдля известного устроиства: группы которого соединены с выходамиС 18+ С 18 0,8 . 10 блока элементов ИСКЛЮЧАЮЩЕ ИЛИ,21 в входы первой грхуппы которогтосСоеддигнены с Тогда инФормационными втходарМих коммутатора иК С + С + С + С 4 т 0 7 ЯвлЯютсЯ инфоРмационными вхгодамйблокаК 1 С 18+ С 18+ С 18+ Сг 8 07 22, памяти, старшая часть адресных разрядовС 18+ С 1 в0,8" . 15" блока памяти соединена с адресными вхоСледовательно, предлагаемое устрой- дами коммутатораи блокасухмулгьтигплексоствопозволгитсущественноптовыситьдоСгто-ров, информационные входы которохгоо верность контроля, .: . " - .,соединены соответственно с выходами на