Запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 19) ) 1 С 19/О СТВЕННОЕ ПАТЕНТНОВО СССРнТ сссР) ГОСУД ВЕДОМ (ГОСПА ОПИ. К АВТОР ЕТЕН На фиг. 1 показа онные выходы 15, в вход записи 17, вход устройства, выход счи входы 20 и вход обра Устройство работы также информациоды управления 16, установки в ноль 18 тывания 19.адресные щения 21 устройства, ает в следующих реи и- аф НИЕ ИЗОБ У СВИДЕтЕЛЬСТ(56) Авторское свидетельство СССРЬ 428854, кл, 6 11 С 19/00, 1974.Авторское свидетельство СССР1 Ф 842967, кл. 0 11 С 19/00, 1981.(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к автоматикеи вычислительной технике и может быть. Изобретение относится к области автоматики и вычислительной техники и может бытьиспользовано при проектировании энергонезависимых постоянных запоминающих устройств, предназначенных для хранения определенных кодовых последовательностей.Целью изобретения является упрощение устройства,На фиг. 1 представлена схема запом нающего устройства (ЗУ); на фиг. 2 - гр переходных состояний для п=4 пи полиноме обратных связей Р = 1+ Х+ Х; на фиг. 3 - граф переходных состояний для и = 4 при полиноме обратных связей Р = 1+ Х . Состояния графа соответствуют хранящимся в ЗУ кодам.Запоминающее устройство содержит счетчик 1, первый элемент ИЛИ 2, элемент НЕ 3, первый элемент И 4, второй элемент ИЛИ 5, первый триггер 6, регистр 7 сдвига, второй элемент И 8, регистр 9 управления, группу 10 элементов 10,1, 10.210 и И, сумматор 11 по модулю два, второй триггер 12, элемент 13 задержки и третий элемент И 14,использовано при проектировании энергозависимых постоянных запоминающих устройств, предназначенных для хранения определенных кодовых последовательностей, Целью изобретения является упрощение устройства за счет возможности формирования кодовых последовательно.стей с помощью сумматора по модулю два, Кроме того, устройство содержит ре- . гистр сдвига, счетчик, регистр (управления) и логические элементы и триггеры для формирования управляющих сигналов. 3 ил 1 табл. ж мах.1) однократного однословного считывания кода по заданному адресу без повышенного быстродействия;2) однократного однословного считывания кода по заданному адресу с повышенным быстродействием.1. В режиме однократного однословного считывания кода по заданному адресу беэ повышенного быстродействия входы 16 управления устройства и сигнала 17 записи кода управления не используются. Извне, например, от процессора, от микропрограммного устройства управления или с пульта управления более сложного устройства, в которое входит рассматриваемое запоминающее устройство, перед началом работы выдается на вход 18 устройства (фиг. 1) сигналустановки в ноль, При этом через элементИЛИ 5 триггер б устанавливается в состояние логического нуля, при котором элементИ 8 закрыт для прохождения синхротактовс входа 21 устройства. Одновременно регистры 7 сдвига и 9 управления через своивходы исходной установки принимают конкретные начальные состояния,Они могут быть различными, но длябольшей ясности условимся, что регистр 7сдвига обнуляется, а на регистре 9 управле йия устанавливается, например, при и = 4код 1001, обеспечивающий открытие эле-.ментов 10.1 и 10 п И (1-го и 4-го разрядов) изакрытие элементов 10.2 и 10,3 И, Это соответствует включению (замыканию) обратных связей с выходов 1-го и 4-го разрядоврегистра 7 сдвигов на соответствующие входы сумматора 11 по модулю два. Этому соответствует полином (или многочлен)обратных связей Г 1= 1+ Х+ Х, где разряды4регистра 9 управления с первого по четвертый слева направо кодируются соответственно Х, Х 2, Хз, Х 4,.а член, равныйединице,соответствует логической единице на дополнительном входе сумматора 11 по модулю два, действующей при обращении кзапоминающему устройству.Для большей ясности следует отметить,что с тем же успехом можно было бы выбрать полином обратных связей Е 2 = 1+ Х ++ Х . Важно лишь, чтобы выбранный полинам обеспечивал генерацию с помощьюэлементов 7, 9, 10 и 11 двоичной последовательности максимальной длины, равной2" - 1 бит, Этому соответствуют полиномы иР 1 и г.2,Итак, пусть выбран полинам Р 1 = 1+ Х+ Х 4,которому соответствует граф переходныхсостояний регистра 7 сдвига, показывающий направление переходов и изменениесостояния этого регистра после каждоготакта сдвига (фиг. 2),Таким образом, начиная с исходного состояния для считывания, например, иэ ЗУкода 0001 на вход 20 адреса подают код0001 (один сдвиг), а для считывания, например; кода 1000 на вход 20 подают код 1111(пятнадцать сдвигов), Следовательно, среднее быстродействие ЗУ при равновероятном считывании всех 16 "хранящихся" в немкодов составляет 8 синхротактов (8 сдвигов).В этом режиме среднее быстродействие ЗУможно несколько повысить, если при каждом очередном обращении к нему учитыватьего текущее состояние (точнее, состояниерегистра 7 сдвигов) в данный момент, в зависимости от которого подавать сигнал навход 18 установки в ноль(если к очередномукоду ближе исходное состояние) или не подавать (если к очередному коду ближе текущее состояние) и осуществлять целенап равленно сдвиг влево или вправо,При обращении к ЗУ за очередным ко дом в рассматриваемом режиме одновременно с поступлением на вход 20 кода адреса, на вход 21 поступает сигнал обращения, На вход 21 непрерывно поступают синхротакты, По сигналу обращения код ад реса записывается на счетчик 1, а затемопределяется, не считывается ли вновь тот же самый код, который считывался в предыдущем обращении (при этом код адреса нулевой). В этом случае на выходе элемента 15 ЦЛИ 2 будет сформирован уровень логического нуля и задержанный элементом 13 задержки сигнал обращения не пройдет через закрытый элемент И 14 и не установит в ".1" триггер 6, но пройдет через открытый 20 элемент И 4 на выход 19 считывания и обеспечит считывание текущего кода регистра 7 сдвига информационный выход 15 устройства (практически без затрат времени). Если в очередном обращении считывается какой-то новый код, отличающийся отпредыдущего, то код адреса будет отличныйот нулевого и тогда сигнал обращения совхода 21 поступит через открытый элемент30 И 14 и установит в единичное состояние.триггер 6. В результате элемент И 8 откроется для прохождения с входа 21 синхротактов, которые на каждом такте начнутсдвигать содержимое регистра 7 сдвига с35 одновременным его преобразованием сучетом полинома обратных связей Е 1 (т,е,сдвигать по графику переходных состояний,см.фиг. 2) и через вход обратного счета счетчика 1 вычитать из его содержимого по од 40 ной единичке.Этот процесс будет продолжаться дотех пор, пока не будет совершено заданногочисла сдвигов, т,е, пока на счетчике 1 неокажется нулевое значение. При этом оче 45 редной задержанный синхротакт через элемент 13 задержки и через открытый элементИ 4 поступит на выход 19 считывания и обеспечит считывание соответствующего кода срегистра 7 сдвига. Кроме того, тот же сигнал50 через элемент ИЛИ 5 установит в нулевоелогическое состояние триггер 6, который закроет элемент И 8,В результате завершился процесс чтения числа из ЗУ. Для считывания из ЗУ оче 55 редного числа вновь выдают на входы 20 и21 адреса и сигнал обращения и т,д,2. В режиме однократного однословного считывания кода по заданному адресу сповышенным быстродействием на входы 16и 17 подают код управления и сигнал записиэтого кода соответственно, Причем код управления. и код адреса при этом взаимозависимы.Рассматриваемый способ повышениябыстродействия состоит в том, что граф переходных состояний для каждого полиномаобратных связей неповторим и имеет различную очередность кодов состояния регистра 7 сдвига и, следовательно, для каждогосчитываемого кода числа можно определитьтакой полином (или даже несколько равноценных полиномов), при котором считывание кода числа можно осуществить путеммалого количества сдвигов.Возвращаясь к рассмотренному вышепримеру при и = 4 и при использованииполинома обратных связей Г 1 =1 + Х+ Х изисходного нулевого состояния регистра 7сдвига для считывания кода 0001 и ЗУ, достаточно сделать один сдвиг, а для считывания из ЗУ кода 1000 необходимо делать 15сдвигов (см,фиг, 2),4Однако если полином Е заменить наЕз = 1 + Х, для которого граф переходныхсостояний регистра 7 сдвига представлен. на фиг. 3, то указанный код 1000 из ЗУможно считать, используя вместо 15 сдвигов всего 3,Считывание всех различных кодов из ЗУрассматриваемым способом для данногопримера оказывается возможным со средним быстродействием около 2 - 4 синхротакта, что определяется таблицей.Так как только в одном случае (при считывании кода 1000) минимальным числомсинхротактов, равным 4, считывание обеспечивается лишь одним полиномом 1+ Х, аво всех остальных случаях задача решается широким выбором полиномов, товозможна такая организация при последовательном считывании различных кодов,при которой не требуется менять код управления (полином) при каждом обращении,Работа устройства в данном режиме от. личается от предыдущего лишь тем, что одновременно с обращением к ЗУ и выдачей в,него кода адреса при необходимости выдается код управления на вход 16 и сигналзаписи этого кода на вход 17.Код управления может быть записан несколько раньше, чем код адреса через ту жеадресную магистраль.Быстродействие может быть еще больше повышено, если, кроме того, учитыватьцелесообразность сдвига влево или вправо,что не учитывалось в рассмотренном вышепримере,Формула изобретенияЗапоминающее устройство, содержащее регистр, счетчик, регистр сдвига, первый триггер, три элемента И, группу элементов И; два элемента ИЛИ, элемент НЕ и элемент задержки, причем выходы счетчика соединены с входами первого элемента ИЛИ, выход которого соединен с входом элемента НЕ, выход которого соединен с первым входом первого элемента И, прямой выход первого триггера соединен с первым входом второго элемента И, информационные входы регистра являются входами управления устройства, информационные входы счетчика - адресными входами устройства, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства, оно содержит сумматор по модулю два и второй триггер, причем выход первого элемента ИЛИ соединен с первым входом третьего элемента И, вторые входы первого, второго и третьего элементов И - с выходом элемента задержки, вход которого соединен с синхровходом счетчика и является входом обращения устройства, выход третьего элемента И соединен с Я-входом первого триг-,гера, Й-вход которого соединен с выходом второго элемента ИЛИ, а выход - с входом записи - вычитания счетчика, выход второго элемента И соединен с входом синхронизатриггера, инверсный выход которого соединен с входом сумматора по модулю два, выход которого соединен с информационным входом регистра сдвига, входы группы 40 сумматора по модулю два соединены с соответствующими выходами элементов И груп- . пы, первые входы которых соеДинены с соответствующими выходами регистра, а вторые входы - с соответствующими выходами регистра сдвига и являются информационными выходами устройства, входы установки в "0" регистра сдвига и регистра и Я-вход второго триггера соединены с первым входом второго. элемента ИЛИ и являются входом 45 50 установки в "0" устройства, вход синхронизации регистра является входом записи устройства, выход первого элемента И соединен с вторым входом второго элемента ИЛИ и является выходом считывания устройства,5101520253035 ции регистра сдвига и 3-входом второго1805500 70 оставитель Б. Крыжановский хред М.Моргентал Корректор Л. Фийь Редакто ака ИПИ Государств с оизводственно-издательский комбинат "Патент". г, Ужгород, ул.Гагарина, 101 Тиражного комитета по изобрете35. Москва, Ж, Раушск Подписноеям и открытиям при ГКНТ СССРнаб 4/5