Устройство для управления регенерацией в полупроводниковой динамической памяти

(54) УСТРОЙСТВО Д ГЕНЕРАЦИЕЙ В ПО ДИНАМИЧЕСКОЙ П (57) Изобретение от ной технике и може для восстановления мических БИС ОЗУ, счетчик регенериру ЛЯ УПРАВЛЕНИЯ РЕЛУПРОВОДНИКОВОЙ АМЯТИносится к вычислительт быть использовано информации в дина- имеющих внутренний емых строк, Цель изоГОСУДАРСТВЕ(434 ОЕ ПАТЕНТ(4 ОЕВЕДОМСТВО СССР(56) Авторское сМ 942137, кл. 0Авторское сМ 752338, кл. О Изобретение относится к вычислите)(ьной технике и может быть использовано для восстановления информации в динамических БИС ОЗУ, имеющих внутренний счетчик регенерируемых строк.Цель изобретения - расширение функциональных возможностей устройства.На фиг. 1 приведена функциональная схема устройства для управления регенерацией в полупроводниковой динамической памяти; на фиг. 2 - временная диаграмма цикла регенерации; на фиг. 3 - временная диаграмма цикла обращения к накопителю; на фиг, 4 - временная диаграмма циклов регенерации и обращения к накопителю с приоритетом регенерации; на фиг, 5 - временная диаграмма циклов регенерации и обращения к накопителю с приоритетом обращения к накопителю.,.5 О 1807521 бретения- расширение функциональных возможностей устройства, Устройство для управления регенерацией в полупроводниковой динамической памяти содержит первый и второй триггеры, генератор импульсов, с первого по четвертый элемен. ты И-НЕ, с первого по третий элементы И, первый и второй. элементы задержки, элемент ИЛИ и элемент НЕ. Предлагаемое устройство позволяет не только разрешать конфликтные ситуации между запросами к накопителю и требованиями регенерации, но и проводить регенерацию с использованием внутреннего счетчика регенерируемых строк в БИС ОЗУ, при этом выдерживаются минимальные паузы между двумя последовательными сигналами РАЯ и САЯ, а также взаимные задержки между ними, что гарантирует надежную работу накопителя, 5 ил. Представленное на фиг, 1 устройствосодержит первый 1, второй 2, третий 3 ичетвертый 4 элементы И - НЕ, первый 5 ивторой 6 триггеры, генератор импульсов 7, СОпервый 8, второй 9 и третий 10 элементы И, (,)первый 11 и второй 12 элементы задержки, сэлемент ИЛИ 13 и элемент НЕ 14, причем (Япервый вход первого элемента И-НЕ 1 сое- )динен с прямым выходом первого триггера5 и вторым входом элемента ИЛИ 13. входсинхронизации первого триггера 5 являетсяпервым синхронизирующим входом 15 устройства, вход синхронизации второго триг-дгера 6 соединен с выходом генератораимпульсов 7, выход второго элемента И-НЕ2 соединен с установочным входом первоготриггера 5, инверсный выход которого сое- .динен с входом сброса второго триггера 6 ипервым входом третьего элемента И-НЕ 3,первььй вход четверого элемента И-НЕ 4 гоединен с выходом первого элемента И 8 и является выходом запуска 16 устройства, первый вход второго элемента И 9 соединен с прямым выходом второго триггера 6, вход данных которого соединен с шиной единичного потенциала устройства, вьход первого элемента И - НЕ 1 соединен с первым вха. дом третьего элемента И 10, второй входкоторого соединен с выходом третьего элемента И-НЕ 3 и входом первого элемента 11 задержки, вход второго элемента 12 задержки соединен с выходом элемента ИЛИ 13 и первым входом первого элемента И 8, второй вход которого соединен с выходом второго элемента задержки 12, первый вход элемента ИЛИ 13 соединен со входом элемента НЕ 14 иявляется запросным входом 17 устройства, выход элемента Н Е 14 соединен с первым входом второго элемента ИНЕ 2, второй вход которого соединен со вторым входом первого элемента И- НЕ 1, вторым входом четвертого элемента И-НЕ 4 и является вторым синхронизирующим входом 18 устройства, третий вход второго элемента И-НЕ 2 соединен с вььходом второго элемента И 9, второй вход которого соединен с выходом первого элемента задержки 11, выход четвертого элемента ИНЕ 4 и выход третьего элемента И 10 являются соответственно выходами сигналов РАЯ 19 и СА 5 20 устройства, управляющий вход 21 которого соединен со вторым входом третьео элемента И - НЕ 3, а вход данных первого триггера 5- с шиной нулевого потенциала устройства.Устройство для управления регенерацией в полупроводниковой динамической памяти работает следующим образом,Условием сохранения информации в динамических БИС ОЗУ является необходимость периодического обращения к каждой из строк матрицы накопителя, обычно для этой цели используется режим регенера ции, при котором в каждом цикле обращения на БИС ОЗУ подается адрес очередной строки, сопровождаемыи стробом адреса строки (сигналом БАБ) и запс)ещаегся выдача строба адреса столбца (сигнала СЮ). При этом для перебора всех срок необходимо наличие счетчика, а также схемка коммутации его содержимого на адс)есыьье входы БИС ОЗУ с соответствук)оили эпел 1 еытал 1 и управления.Для того чтоб)ы ыс:кльоьь 1 ть зти асьпсьрлтугь ные затраты в поспедних мдел эх от. ьес ьных и зарубежььльх Б 1. ОЗУ Ь)рерусл 1 отреьь специ;льный ге)кьд 1 рг:.ьЬервььЬьь 1. сьгда нл микросхемьь Ь)сьев)ь ч ьбзь 1 ьЬасьа ьРХ Ь 1 СА 5. ОдыаьО в с с)1 еь . б 1 ььь),1 ь 1 ь .и50 бг,жения, который пройдя элемент И 10 выдается на выход 20 устройства в качестве сигнала САЯ, одновременно высокий уровень с прямого выхода триггера 5 поступает на второй вход элемента ИПИ 13, проходитего и оказывается на первм входе элемента И 8 и входе Ьлемента задержки 12, Время прохождения сигнала через элемент задерж к и 1 2ь Г 1 р е ь е л ч е Г с я и ье) ь 3 а л с) ь 1 л 1 е жду с и Г ь 1 алаЬ)иА, и /ъ , в ржил 1 ре еь 1 ерациЬ) ЬЬС.Ь,ЬЬЬ Ь-ЬЬЬЬ 1 К)ЬС)ЬЬЬ ВЬ 1 Ь:" В О С ЭЛЕили чтения сигнал СК 5 следуе) г)аньше сиьнала РАЯ, при эгом работает внутреннийсчетчик БИС ОЗУ, который отсчитывает регенерируемые строки, предлагаемое уст 5) ройство для управления регенерацией вполупроводниковой динамической памятиобеспечивает управление даннььм режимомкак при отсутствии запросов к накопителюот внешних устройств, так и ь Ьри их наличии.Рассмотрим работу устройства при отсутствии запросов к накопителю (временная диаграмма приведена на фиг, 2).В исходном состоянии триггеры 5 и 6обнулены, на входах 15 и 18 присутствуют15 высокие уровни напряжения - логическиеединицы (лог, "1"), а на входах 17 и 21 низкие- логические нули (лог, "0"), на выходе элемента ИЛИ 13 и выходе элемента И 8 оказываются лог, "0", а на выходах элементов20 И-НЕ 1 и 3 - лог. "1", В результате на выходе16 устройства присутствует лог, "0", а навыходах 19 и 20 - лог, "1",Частота циклов регенерации определя ется периодом следования. импульсов с генератора 7, по очередному положительномуфронту, поступающему на вход синхронизации триггера 6, последний устанавливаетсяв единицу и лог. "1" с его прямого выходаподается на первый вход элемента И 9, Так30 как на втором его входе также присутствуетлог, "1", высокий уровень с выхода элементаИ 9 поступает на третий вход элемента ИНЕ 2. На первых двух входах этого элементанаходятся лог, "1", поэтому на его выходе35 формируется лог. "0", проходящий на установочный вход триггера 5. Триггер 5 переходит в единицу и лог. "0" с его инверсноговыхода выдается на вход сброса триггера6. Последний возвращается в нулевое со 40 стояние, на выходе элемента И 9 оказывается лог, "0", а на оььходе элемента И-НЕ2 - лог. "1",Переход.в единицу триггера 5 (единичное состояние триггера 5 является призна 45 ком цикла регенерации) вызываетпоявление лог, "1" на первом входе элемента И- ХЕ 1. Так как на втором входе этогоэлемента также присутствует лог. "1", на еговыходе формируется низкий уровень напря10 15 20 30 35 40 50 мента И 8 также оказывается высокий уровень напряжения, в результате на его выходе формируется лог. "1", выдаваемый на выход 16 устройства в виде сигнала "Запуск". Последний поступает в формирова тель синхросигналов ОЭУ, который может быть выполнен на основе регистра сдвига или линии задержки,В ответ на сигнал "Запуск" формирователь синхросигналов выдает в устройство два синхросигнала: СС 1, поступающие на синхронизирующий вход 15, и задержанный относительно него на некоторое время СС 2, поступающий на синхронизирующий вход 18. Низкий уровень синхросигнала СС 2 проходит на вторые. входы элементов И - НЕ 1 и 4 и вызывает появление на их входах лог. "1", что приводит к завершению выдачи сигналов ВАЯ и САЗ, Первый синхросигнал СС 1 поступает на вход синхронизации триггера 5 и, так как на его входе данных присутствует лог. "0", задним положительным фронтом возвращает триггер в нулевое состояние, обнуление триггера 5приводит к окончанию выдачи сигнала ЭА ПУСК и гарантирует сохранение высоких уровней на выходах 19 и 20 устройства после завершения выдачи второго синхросигнала СС 2. Рассмотрим работу устройства при обслуживании внешних запросов к накопителю (временная диаграмма приведена на фиг, 3),При необходимости записать или прочитать информацию из накопителя на вход 17 устройства поступает высокий уровень сигнала ЗАПРОС, он проходит на первый вход элемента ИЛИ 13 и формирует на его выходе лог, "1", затем, аналогично режиму регенерации, на выходы 16 и 19 устройства выдаются сигналы ЗАПУСК и ВАЗ, Для формирования сигнала САЯ на вход 21 устройства подается высокий уровень управляющего сигнала УПР, задний фронт которого определяется моментом окончания записи или чтения данных из накопителя. Поскольку в циклах обслуживания внешних запросов триггер 5 сохраняет нулевое состояние, на первом входе элемента И-НЕ 3 присутствует лог, "1" и с приходом сигнала УПР на его выходе формируется лог, "0". в дальнейшем он через элемент И 10 выдается на выход 20 устройства в качестве сигнала САЯ,Рассмотрим теперь работу устройства при наличии конфликтов между регенера цией и внешними запросами к накопителю, при этом возможны два варианта конфликтов: первый - запрос к накопителю поступает во время цикла регенерации; второй -требование регенерации (положительный перепад напряжения с генератора импульсов 7) возникает в процессе обслуживания запроса к накопителю,Если запрос к накопителю возникает во время цикла регенерации (временная диаграмма представлена на фиг, 4), то лог, "1" на выходе элемента ИЛИ 13 сохраняется и после обнуления триггера 5 по заднему фронту первого синхросигнала СС 1, сигнал ЗАПУСК на выходе 16 остается в состоянии лог, "1", поэтому по окончании второго синхросигнала СС 2, на обоих входах элемента ИНЕ 4 оказываются высокие уровни напряжения и на выход 19 выдается сигнал ВАЗ, при этом длительность паузы между сигналами ВАЯ, необходимая для нормальной работы БИС ОЭУ, определяется положительностью синхросигнала СС 2, Выдача сигнала СЯЗ на выход 20 осуществляется по управляющему сигналу УПР на входе 21 также, как это было описано выше,Если требование регенерации возникает во время цикла обращения к накопителю (временная диаграмма представлена на фиг. 5), то высокий уровень напряжения с прямого выхода триггера 6 через элемент И 9 проходит на третий вход элемента И-НЕ 2, Однако из-за наличия высокого уровня сигнала ЗАПРОС на входе 17, на выходе элемента НЕ 14 и первом входе элемента И - НЕ 2 присутствует лог. "0", поэтому на выходе элемента И - НЕ 2 сохраняется лог. 1 и триггер 5 остается в нулевом состоянии. С приходом сигнала УПР на обоих входах элемента И - НЕ 3 оказываются лог. "1", а на его выходе - лог, О. Последний проходит элемент задержки 11, элемент И 9 и посту- . пает на третий вход элемента И-НЕ 2, подтверждая лог, "1" на его выходе, в результате лог, "1" на выходе элемента ИНЕ 2 сохраняется и после снятия сигнала ЗАПРОС с входа 17,По окончании записи или чтения данных из накопителя сигнал УПР со входа 21 снимается и на выходе элемента И - НЕ 3 появляется лог, "1", Пройдя элемент задержки 11 и элемент И 9 она поступает на третий вход элемента И - НЕ 2, на всех трех входах которого оказываются высокие уровни напряжения, на выходе элемента И - НЕ 2 формируется лог. "0" и триггер 5 переходит в единичное состояние, В результате на выходыустройства выдаются сигналы ЗАПУСК, ВАЯ и САЯ согласно временной диаграмме, соответствующей режиму регенерации, при этом длительность паузы между сигналами САЯ, необходимая для нормальной работы БИС ОЭУ, определяется временем прохождения лог, "1" через элемент 11 задержки.В быстродействующих ОЗУ сигнал УПРможет быть непродолжительным и сниматься раньше сигнала ЗАПРОС. В этом случае установка в единицу триггера 5 задерживается до окончания синхросигнала СС 2, низ кий уровень которого присутствует на втором входе элемента И-НЕ 2; Это позволяет завершить цикл записи или чтения данных до момента смены признака цикла.Таким образом, предлагаемое устройст во позволяет не только разрешать конфликтные ситуации между запросами к накопителю и требованиями регенерации, но и проводить регенерацию с использованием внутреннего счетчика регенерируемых строк в БИС ОЗУ, 15при этом выдерживаются минимальные паузы между двумя последовательнь 1 ми сигналами РАЗ и САЗ, а также взаимные задержки между ними, что гарантирует надежную работу накопителя, 20Формула изобретенияУстройство для управления регенерацией в полупроводниковой динамической 25 памяти, содержащее первый и второй элементы И - НЕ, первый и второй триггеры и генератор импульсов, причем первый вход первого элемента И - НЕ соединен с прямым выходомпервого триггера, вход синхрони зации которого является первым синхронизирующим входом устройства, а вход синхронизации второго триггера соединен с выходом генератора импульсов, о т л ич а ю щ е е с я тем, что, с целью расширения 35 функциональных возможностей устройства за счет органиэации последовательной подачи сигналов адреса столбца и адреса стро.ки, в него введены третий и четвертый алементы И-НЕ, первый, второй и третий 40 элементыИ, первый и второй элементы задержки, элемент ИЛИ и элемент НЕ, причем " выход второго элемента И-НЕ соединен с установочным вхг дом первого триггера, инверсный выход которого соединен с входом сброса второго триггера и первым входом третьего элемента И-НЕ, второй вход которого является управляющим входом устройства, первый вход четвертого элемента И-НЕ соединен с выходом первого элемента И и является выходом запуска устройства, первый вход второго элемента И соединен с прямым выходом второго триггера, информационный вход которого является входом логической единиць 1 устройства, выход первого элемента И - НЕ соединен с первым входом третьего элемента И, второй вход которого и вход первого элемента задержки объединены и подключены к выходу третьего элемента И-НЕ, вход второго элемента задержки и первый вход первого элемента И обьединены и подключены к выходу элемента ИЛИ, первый вход которого и вход элемента НЕ обьединены и являются запросным входом устройства, выход элемента НЕ соединен с первым входом второго элемента И-НЕ, второй вход которого, второй вход первого элемента И - НЕ и второй вход четвертого элемента И - НЕ обьединены и являются вторь 1 м синхронизирующим входом устройства, третий вход второго элемента И-НЕ соединен с выходом второго элемента И, второй вход которого соединен с выходом первого элемента задержки, выход второго элемента задержки соединен с вторым входом первого элемента И, выход четвертого элемента И - НЕ и выход третьего элемента И являются соответственно выходом стробирования адреса строки устройства и выходом стробирования адреса столбца устройства, информационный вход первого триггера является. входом логического нуля устройства, а прямой выход первого триггера соединен с вторым входом элемента ИЛИ,1807521 ЗАПРОС ЗАПУСК УПР САЯРи.г, Г ЗА ОРОС ЗАГОРСК сс ссг ЗАПРОС ЗАПЫСк ссг УПР РЛ 5 САОФиа. 9 ЗАПРОС Г зяпии с сс УПР сА 5Фиг 5Составитель Д. Бруевич Редактор Техред М Ыоргентал Корректор И. Шулла Заказ 1383 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно издательский комбинат "Патент",г. Ужгород. ул.Гагарина. 1 Г 1