Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСГ)УБЛИК 7522 9 00 Г 51) 5 ГОСУДАРСТВЕННОЕ ПАТЕНТНОВЕДОМСТВО СССРГОСПАТЕНТ СССР) Ы,б.ь ЙЬиЬ 6 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Изобретение отно вычислительной техни пользовано в различн ботки и передачи инфоЦелью изобретени ние схемы устройства,На чертеже привед схема устройства,ится к импульсной ике и может быть исх устройствах обрармации,я является упрощеО функциональна 3 д(72) А, В, Куренной и И, В. Пай)мов (56) Авторское свидетельство СССР М 1550585, кл, 6 11 С 19/09, 1988.Авторское свидетельство СССР М 1544031, кл, 6 11 С 19/00, 1988.(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в различных устройствах обработки и передачи информации, Целью изобретения является упрощение устройстБуферное запоминающее устройство содержит блок 1 накопителя, счетчик 2 адреса считывания, счетчик 3 адреса записи, элементы И - НЕ 4 и 8, дешифраторы 5 и 6 адресов считывания и записи, схему 7 сравнения; элементы 9 и 10 совпадения, ВЗ-триггер 11, шину установки 12, шину 13 данных записи, шину 14 данных считывания, шину 15 управления записью, вину 16 управления считыванием и соответствующие связи. тройство предназначено для буфернооминания входной информации и вынэ устройства обработки (накопления) огласовании скоростей работы вход- выходных устройств, Устройство сот блок памяти, дешифратор записи, фратор считывания, счетчик адреса засчетчик адреса считывания, блок сравдля управления разрешением записи ывания, первый и второй элементы И, й и второй элементы И - НЕ, ЯЯ-тригоответствующие связи, За счет введелементов И - НЕ, ВЯ-триггера и новых и удалось исключить из схемы устройсттчик и схему сравнения, являющиеся сложйыми устройствами, чем введен- элементы И - НЕ и ВЯ-триггер, 1 ил. вэ. Ус го зап дачи при с ных и держи деши писи, нения - СЧИТ первы гер, с НИЯ Э связе ва сче более ные в Буферное запоминающее устройств работает следующим образом,Перед началом работы по шине 12 пост пает импульс установки, обнуляющий счетчи ки 2 и 3 и устанавливающий триггер 11 в "0" состояние, при котором на прямом выходе низкий потенциал, на выходе "=" схемы сра Нения 7 - высокий уровень наг)ряжения и н выходе элемента 4 - низкий уровень и, сле довательно, чтение запрещено.Запись высоким уровнем на выходе эле мента 8 разрешена.При приходе импульса записи счетчик изменяет свое состояние и на выходе схем 7 - нйзкий уровень, который разрешает запись, и считывание. При количестве чте ний, равном количеству записей, чтени опять запрещается, В ситуации, когда чте ние отсутствует, а происходит только запись. т.е, буфер заполняется при появлении на выходе схемы 7 высокого уровня, происходит запрет записи высоким уровнем с прямого выхода триггера 11. В остальном функционирование аналогично прототипу. Таким образом, при сохранении функционирования устройства схемная реализация проще. чем в прототипе.Формула изобретения Буферное запоминающее устройство, содержащее блок памяти, дешифратор записи, дешифратор считывания, первый и , второй элементы И, блок сравнения, счетчик адреса записи и счетчик адреса считывания, причем входы установки счетчика адреса записи и счетчика адреса считывания объединены. и являются входом установки устройства, входы дешифратора записи и входы первой группы блока сравнения объединены и подключены к выходу счетчика адреса записи, счетный вход которого соединен с выходом первого элемента И, первый и второй входы которого являются соответственно входом записи устройства и входом запрета записи устройства, выходы дешифратора записи соединены с соответствующими адресными входами записи блока памяти информационные входы которого являются информационными входами устройства, информационными выходами которого являются выходы блока памяти, адресные входы считывания которого соединены с соответствующими выходами дешифратора считывания, входы которого и 5 входы второй группы блока сравнения объединены и подключены к соответствующим выходам счетчика адреса считывания, счетный вход которого соединен с выходом второго элемента И, первый и второй входы которого 10 являются соответственно входом считыванияустройства и входом запрета считывания устройства, отличающееся тем,что,сцелью упрощения устройства, в него введены первый и второй элементы И-НЕ и ВЯ-триггер, 15 первый вход сброса которого соединен с вхо-дом установки устройства, счетный вход счетчика адреса считывания соединен с вторым входом сброса ЙЯ-триггера, вход установки которого Соединен со счетным входом счетчи ка адреса записи, прямой выход ЙЯ-триггерасоединен с первым входом первого элемента И - НЕ, второй вход которого и второй вход второго элемента И-НЕ объединены и подключены к выходу блока сравнения, вы ход первого элемента И-НЕ соединен с вторым входом первого элемента И, второй вход второго элемента И соединен с выходом второго элемента И - НЕ, первый вход которого соединен с инверсным выходом 30 ВЯ-триггера.оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 Заказ 1383 ВНИИПИ Составитель А, КуренТехред М,Моргентал Тираж Подписноеарственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб 4/5