Запоминающее устройство с самоконтролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН 9) ( 2 4(51) ( 11 С 29/О БРЕТЕНИЯ ТВУ ВТОРСНОМУ Т е о во ССС980 етель 9/00,54)(57) 1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОСАМОКОНТРОЛЕМ по авт. св. В 748515,т л и ч а ю щ е е с я тем, что,целью повышения быстродействия и величения эффективной емкости устойства, в него введен элемент И, выд которого подключен к одному изодов блока управления, а входы оединены с выходами блока контроля, причем один иэ входов третьего реистра числа подключен к выходу перого регистре числа. И 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управ. ления содержит триггеры с первого по четвертый, группу элементов И с первого по шестой, элементы ИЛИ с первого по четвертый и элементы задержки с первого по шестой, причем единичный выход пернрго триггера соединен с первыми входами первого и второго элементов И группы, вторые входы которых подключены соответствен но к единичному и нулевому выходам второго триггера, выход первого элемента И группы подключен к первому . входу второго элемента ИЛИ, выход которого соединен с входом второго элемента задержки, один из выходов ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЭО(прототип),которого подключен к первому входупервого элемента ИЛИ, выход которогоподключен к нулевому входу первоготриггера, выход второго элемента Игруппы соединен с входом первого элемента задержки, один из выходов которого подключен к второму входу второго элемента ИЛИ, а другой выход -к единичному входу второго триггераи второму входу первого элемента ИЛИ,другой выход второго элемента задержки подключен к первым входам третьегои четвертого элементов И группы, вторые входы которых соединены соответственно с единичным и нулевым выходами третьего триггера, выходы третьего и четвертого элементов И группыподключены соответственно к входамчетвертого и третьего элементовзадержки, одни из выходов которыхсоединены с входами третьего элемента ИЛИ, выход которого подключенк нулевому входу третьего триггера,другой выход четвертого элемента задержки подключен к первым входам пятого и шестого элементов И группы,вторые входы которых подключены соответственно к единичному и нулевомувыходам четвертого триггера, выходыпятого и шестого элементов И группыподключены соответственно к входам,шестого и пятого элементов задержки,одни из выходов которых подключенык входам четвертого элемента ИЛИ,выход которого подключен к нулевомувходу четвертого триггера, другойвыход шестого элемента задержки подключен к нулевому входу второго триггера, единичные входы первого, третьего и четвертого триггеров являютсяодними иэ входов блока управления.Изобретение относится к вычислительной технике,По основному авт.св.Ф 748515известно устройство, содержащее первую группу элементов ИЛИ, первый 5регистр адреса, счетчик адресов, нако.питель, к выходам которого подключеныпервые входы первого, второго и третьего регистров числа и один из входовчетвертого регистра числа, вторую 10группу элементов ИЛИ, блок контроля,первый и второй коммутаторы, счетчикразрядов, блок управления и блок местного управления, причем выходы накопителя соединены с выходами первой 15группы элементов ИЛИ, входы которогоподключены к выходам первого и второго регистров адреса, вход второго регистра адреса соединен с выходом счетчика адресов, выход первого регистра 20числа и первый выход второго регистра числа подключены к одним из входов второй группы элементов ИЛИ, выход которых подключен к выходу накопителя, вторые вход и выход второго 25регистра числа соединены соответственно с выходом блока местного управления и первым входом блока контроля, второй вход которого подключенк выходу третьего регистра числа, З 0другой вход четвертого регистра числа - к выходу первого коммутатора,а выходы четвертого регистра числа -к другим входам второй группы элементов ИЛИ и первому входу второгокоммутатора, выход которого соединенс первым входом первого коммутатора,вторые и третьи входы первого и второго коммутаторов - соответственнос первыми выходами блока контроляи счетчика разрядов, второй выходблока контроля подключен к выходусчетчика разрядов, второй выход которого соединен с входом блока управления, один из выходов блока управле 45ния подключен к управляющим входамнакопителя, первого и второго регистров адреса, счетчика адресов, первого, второго, третьего и четвертого регистров числа, блока контроля и блока местного управления, другие выходы блока управления соединены с управляющими входами первого и второгокоммутаторов.55В устройстве отказавшие разрядырабочих ячеек подменяются разрядамирезервных ячеек Я . Недостатками известного устройства являются невысокое быстродействие и низкая эффективная емкость, так как подмена отказавших разрядов рабочих ячеек осуществляется даже в случае согласования типа отказа с записываемым символом.Цель изобретения - повышение быстродействия и увеличение эффективной емкости запоминающего устройства.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем введен элемент И, выход которого подключен к одному из входов, блока управления, а входы соединеныс выходами блока контроля, причем один из входов третьего реги-. стра числа подключен к выходу первого регистра числа.При этом блок управления содержит триггеры с первого по четвертый, группу элементов И с первого по шестой, элементы ИЛИ с первого по четвертый и элементы задержки с первого по шестой, причем единичный выход первого триггера соединен с первыми входами первого и второго элементов И группы, вторые входы которых подключены соответственно к единичному и нулевому выходам второго триггера, выход первого элемента И группы - к первому входу второго элемента ИЛИ, вьглод которого соединен с входом второго элемента задержки, один из выходов которого подключен к первому входу первого элемента ИЛИ, выход которого подключен к нулевому входу первого триггера, выход второго элемента И группы соединен с входом первого элемента задержки, один из выходов которого подключен к второму входу второго элемента ИЛИ, а дру гой выход - к единичному входу второго триггера и к второму входу первого элемента ИЛИ, другой выход второго элемента задержки подключен к первым входам третьего и четвертого элементов И группы, вторые входы которых соединены соответственно с единичным и нулевым входами третьего триггера, выходы третьего и четвертого элементов И группы подключены соответственно к входам четвертого и третьего элементов задержки, одни из выходов которых соединены с входами третьего элемента ИЛИ, вькол которого подключен к нулевому 3:".Рлу третьеГО триггера, другпй никог и гнер гогоэлемента задержки - к первым входампятого и шестого элементов И группы,вторые входы которых подключены соответственно к единичному и нулевомувыходам четвертого триггера, выходыпятого и шестого элементов И группысоответственно к входам шестого ипятого элементов задержки, одни извыходов которых подключены к входамчетвертого элемента ИЛИ, выход которого подключен к нулевому входу четвертого триггера, другой выход шестого элемента задержки - к нулевомувходу второго триггера, единичныевходы первого, третьего и четвертоготриггеров являются одними из входовблока управления.На фиг. 1 изображена структурнаясхема запоминающего устройства с самоконтролем; на фиг. 2 - структурнаясхема блока управления например, длярежима записи); на фиг. 3 - один извозможных вариантов блока контроля.Устройство (фиг. 1) содержит накопитель 1, имеющий входы 2, пеРвую д 5группу элементов ИЛИ 3, первый 4 ивторой 5 регистры адреса. Регистр 4имеет входы 6. Устройство также содержит счетчик 7 адресов, К выходам8 накопителя 1 подключены одни из зОвходов первого регистра 9 числа.Устройство содержит, кроме того,второй 10, третий 11 и четвертый 12регистры числа, вторую группу элементов ИЛИ 13, блок 14 контроля, пер 35вый 15 и второй 16 коммутаторы,советчик 17 разрядов, блок 18 управления, блок 19 местного управления,элемент И 20. Устройство имеетвход 21 и выход 22. Элемент И 20 имеет входы 23 и выход 24Блок 18 управления (фиг. 2) содержит триггеры 25-28 с первого почетвертый, элементы И 29-34 с первого по шестой, элементы ИЛИ 35-38с первого по четвертый и элементы 39-44 задержки с первого по шестой. Блок 14 контроля (фиг. 3) содержит регистр 45 сдвига, регистр 46,элементы ИЛИ 47 и элементы И 48.50Устройство работает следующимобразом. В исходном состоянии счетчик 47 обнулен. Для каждого линейного участка программы или для массива чисел, 55 которые будут записываться последовательно, выделяются резервные ячейки накопителя 1,. В счетчик 7 при этом записывается адрес первой резервной ячейки, а на вход 6 регистра 4 поступает адрес первой ячейки записываемого или считываемого массива чисел.При записи число через вход 21 поступает в регистр 9, и через элементы ИЛИ 3 содержимое регистра 4 подается на вход накопителя 1. Прямой код числа из регистра 9 заносится на регистр 11 и через элементы ИЛИ 13 записывается в ячейку накопителя 1. После этого производится считывание прямого кода из накопителя 1 на регистр 10. Содержимое регистров 10 и 11 подается на блок 14.В случае, если отказавших разрядов в ячейке нет или тип отказа совпадает с записываемыми символами, то на вход 6 регистра подается следующий адрес и аналогично производится запись второго числа. При совпадении содержимых регистров 10 и 11 на выходах блока 14 контроля будут все единичные сигналы, которые через элемент И 20 поступают на блок 18 управления, который вырабатывает управляющие сигналы для записи второго числа.Если же в ячейке есть отказавшиеразряды и тип отказа не совпадает со значением записываемого символа, то соответствующие разряды регистров 10 и 11 в блоке 14 контроля не совпадут и иа входах элемента И 20 будет соответствующее количество нулевых сигналов. По нулевому сигналу элемента И 20 блок 18 организует работу устройства в следующей последовательности.Производится запись обратного кода из регистра 9 через элемен - ты ИЛИ 13 в ячейку накопителя 1, и содержимое ячейки считывается на регистр 11. После этого производится запись-считывание прямого кода числа на регистр 10. Содержимое регистров 10 и 11 подается на блок 14.Последний и счетчик 17 выдают на ком .мутатор 15 сигналы, по которым из регистра 9 в.младшие разряды регистра 12 передаются разряды числа, соответствующие отказавшим разрядам ячейки. Затем с блока 14 в счетчик 17 разрядов записывается код, соответствующий количеству отказавших разрядов ячейки. Из блока 18 в блок 19 поступает сигнал, по кото- рому в маркерный разряд ячейки нако 1152044пителя 1 через регистр 10 записывается код " 1". Аналогично производится запись числа во вторую отказавшую ячейку, в которой тип отказавших разрядов не согласован с записывае мьи символом, только соответствующие разряды регистра 9 записываются в следующие младшие незанятые разряды регистра 12. После того, как все разряды регистра 12 заполнены, 19 счетчик 17 разрядов выдает сигнал заполнения в блок 18. Адрес резервной ячейки из счетчика 7 поступает на регистр 5 и через элементы ИЛИ 3 на вход 2 накопителя 7, Содержимое 15 регистра 12 через элементы ИЛИ 13 записывается в первую резервную ячей. ку массива чисел. После этого по сигналуиз блока 18 в счетчике 7 Формируется адрес следующей резерв ной ячейки.Чтение ин 4 юрмации производится следующим образом, В регистр 4 подается адрес первой ячейки считываемого массива яисел, а в счетчик 7 за писывается адрес первой резервной ячейки массива чисел. Счетчик 17 приэтом находится в нулевом состоянии. По сигналу из блока 18 производится передача содержимого счетчика 7 Зф через регистр 5 и элементы ИЛИ 3 на вход 2 накопителя 1. Производится чтение из первой резервной ячейки на регистр 12, Затем из регистра 4 поступает адрес первой ячейки считываемого массива чисел и производится чтение на регистры 9 и 10. Если в маркерном разряде код "0", то, следовательно, в ячейке не было отказавших разрядов, и число из регистра 9 поступает на выход 22.Если же в маркерном разряде код ".1", то производится запись-чтение обратного кода числа на регистр 11. Содержимое регистров 10 и 11 подается на блок 14. По сигналам из блока 14 и счетчика 17 через коммутатор 16 производится передача младших разрядов регистра 12 в регистр 9. разряды отказавшей ячейки, таким образом, подменяются разрядами резервной ячейки, Число иэ регистра 9 поступает на выход 21.В счетчик 17 записывается код, соответствующий количеству использованных разрядов регистра 12. Если все разряды ре .истра 12 использованы, на что указывает соответствующее состояние счетчика 17, то но сигналу нз блока 18 управления в счетчике 7 4 юрмируется адрес следующей резервной ячейки. Содержимое резервной ячейки считывается на регистр 12, и аналогично продолжается считывание массива чисел с подменой отказавших разрядов.Предлагаемое устройство по сравнению с известным требует меньшего количества резервных ячеек и является более быстродействующим.152044Составитель В.РудаковРедактор В.Данко Техред М.Гергель Корректор Л.Пилипенко Заказ П Пате н Фили Укгород ул Проектная 4 2334/42 ВНИИПИ и 11.3035, МосТирам 584 Подписноеосударственного комитета СССРделам изобретений и открытийва, Ж, Раушская наб., д. 4/