Запоминающее устройство с обнаружением многократных ошибок

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ыо б 11 С 29/О О НИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВ(71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт(56) 1, Селлерс Ф. Методы обнаружения ошибок в работе СЦВМ. М., Мир, 1972, с. 91 - 130.2. Авторское свидетельство СССР894797, кл. 6 11 С 29/00, 1980 (прототип).(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХ ОШИБОК, содержащее первую группу формирователей контрольных разрядов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы,80, 1156143 входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами формирователей контрольных разрядов по нечетному модулю первой группы, информационные выходы накопителя являются информационными выходами устройства и соединены с входами формирователей контрольных разрядов по нечетному. модулю второй группы, входами элементов И второй группы и одними из входов четвертого формирователя четности, выходы формирователя контрольных разрядов по нечетному модулю второй группы соединены с входами первой группы пятого формирователя четности и входами шестого формирователя четности, выходы элементов И второй груп- р пы подключены к другим входам четверто- Е го формирователя четности и входам второй группы пятого формирователя четности, выходы формирователей четности с четвертого по шестой подключены к одним из входов блока контроля, другие входы кото- р рого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, отличающееся тем, что, с целью повышения надежности уст- фф ройства, в него введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ р первой группы подключены к информационным входам устройства, а выходы - к входам третьей группы второго формирователя четности, входы элементов ИЛИ-НЕ 4 В второй группы соединены с выходами нако- (;Д пителя, а выходы - с входами третьей группы пятого формирователя четности.Изобретение относится к вычислительной технике, а именно к системам памяти с модульной структурой и средствами обнаружения многократных ошибок.Известно запоминающие устройство с обнаружением ошибок, содержащее накопитель из модулей памяти, блоки формирования контрольных разрядов по нечетному модулю и схему выработки ошибки 1.Недостатком этого устройства является невозможность обнаружения всех многократных ошибок, которые могут возникнуть при отказах многоразрядных модулей памяти,Наиболее близким к предлагаемому. является запоминающее устройство с автономным контролем, содержащее накопитель, информационные входы которого соединены с входами первого формирователя контрольных разрядов, первого формирователя четности и входами элементов И первой группы, контрольные входы - с выходами первого блока формирователей четности и первого формирователя четности, информационные выходы накопителя подключены к входам второго формирователя контрольных разрядов, элементов И второй группы и второго формирователя четности, контрольные выходы - к одним из входов блока контроля, соединенного с вторым блоком формирователей четности 21.Недостатком известного устройства является невозможность обнаружения всех ошибок в пределах пятиразрядных модулей памяти, входящих в накопитель, что снижает надежность устройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в запоминающее устройство с обнаружением многократных ошибок, содержащее первую группу формирователей контрольных разрядов по нечетному модулю, формирователи четности с первого по третий, первую группу элементов И и накопитель, информационные входы накопителя, входы формирователей контрольных разрядов по нечетному модулю первой группы, одни из входов первого формирователя четности, входы элементов И первой группы являются информационными входами устройства, выход первого формирователя четности соединен с первым контрольным входом накопителя, второй и третий контрольные входы которого соединены соответственно с выходами второго и третьего формирователей четности, другие входы первого формирователя четности и входы первой группы второго формирователя четности подключены к выходам элементов И первой группы, входы второй группы второго формирователя четности и входы третьего формирователя четности соединены с выходами фор 35 40 45 50 55 5 10 15 20 25 30 мирователей контрольных разрядов по нечетному модулю первой группы, информационные выходы накопителя являются информационными выходами устройства и соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы, входами элементов И второй группы и одними из входов четвертого формирователя четности, выходы формирователя контрольных разрядов по нечетному модулю второй группы соединены с входами первой группы пятого формирователя четности и входами шестого формирователя четности, выходы элементов И второй группы подключены к другим входам четвертого формирователя четности и входам второй группы пятого формирователя четности, выходы формирователей четности с четвертого по шестой подключены кодним из входов блока контроля, другие входы которого соединены с контрольными выходами накопителя, а выход является контрольным выходом устройства, введены группы элементов ИЛИ-НЕ, причем входы элементов ИЛИ-НЕ первой группы подключены к информационным входам устройства, а выходы - к входам третьей группы второго формирователя четности, входы элементов ИЛИ-НЕ второй группы соединены с выходами накопителя, а выходы - с входами третьей группы пятого формирователя четности. На фиг. 1 представлена функциональная схема запоминающего устройства; на фиг. 2 - пример реализации связей между блоками устройства для 1-гО модуля памяти (ь 1,5) при кодировании информации; на фиг. 3 - алгоритм кодирования всех возможных комбинаций в пределах пяти разрядов для любого из модулей памяти. Запоминающее устройство содержит (фиг, 1) накопитель 1, состоящий из модулей 2 памяти, первую группу формирователей 3 контрольных разрядов по нечетному модулю, первую группу элементов И 4, первый формирователь 5 четности, первую группу элементов ИЛИ-НЕ 6. Накопитель 1 имеет информационные 7 и контрольные 8-10 входы. Устройство также содержит второй формирователь 11 и третий 12 формирователи четности, вторую группу формирователей 13 контрольных разрядов по нечетному модулю, вторую группу элементов И 14, четвертый формирователь 15 четности, вторую группу элементов ИЛИ-НЕ 16. Накопитель 1 имеет информационные 17 и контрольные 18 выходы. Устройство также содержит блок 19 контроля, имеющий выход 20, пятый 21 и шестой 22 формирователи четности.Устройство работает следую 1 цим образом.+(а, ч а ч аг 1 Ч а ч аъ) + г; мод. 2Кь = (г;) мод. 2 Значение разряда К 1 вырабатывается формирователями 5 и 15, Кг - формирователями 11 и 21, Кз - формирователями 12 и 22. Соответствующийэлемент И из групп 4 и 4 вырабатывает функцию (а,л агл азл а л а ), соответствующий элемент ИЛИ-НЕ из групп 6 и 16 вырабатывает функцию (а, ча, ч а, ч По существу при кодировании и декодировании выработка трех контрольных разрядов К - Кз происходит на основе следующих выражений, которые реализуются соответствующими блоками:К = Е(а; + а, + а )+ а, л а Л а л а л а)1 мод. 2 а, ч а). Таким образом, при записи по информационным входам 7 поступают коды чисел и они записываются в информационные разряды накопителя 1. Блоки 3 - 6, 11 и 12 выраба-тывают значения трех контрольных разрядов, которые записываются в контрольные разряды накопителя 1. При считывании значения информационных разрядов поступают на выходы 17 и на входы блоков 13 - 16, а затем и на входы блоков 21 1 О и 22. Контрольные разряды с выхода накопителя поступают на блок 19, где происходит поразрядное сравнение (по модулю два) считанных и сформированных контрольных разрядов, Если ошибка обнаруживается, то 5 на выходе 20 блока 9 вырабатывается признак ошибки (несравнения) .Таким образом, по сравнению с прототипом, предлагаемое устройство обеспечивает обнаружение ошибок до 5-ой кратности включительно..2 О 000 - 1 Р 10 071 - 001 О 1101 - 001 70107 - 777 77 001 - 007 01110 - 770 101 10 - 007 71010 - 1 1 1 0 0 - 007 ОО О 01 - 101 000 10 - 010 001 О О -101 01 000 - 010 10 000 - 101 0 0 11 - 171 О 1 01 - 010 0 1 001 - 111 7 О 001 - 010 0 0170 - 717 О 7 010 - 00 7 0010 - 17 011 11 - 011 1 О 1 1 1 - 110 1 1 011 - 071 111 01 - 710 11 110 - 011 7007 Р О0 - 111 Фи Составитель В. РудаТехред И. ВересТираж 584 ПИ Государственного делам изобретеннй Москва, Ж - 35, Рау П Патент, г. Ужгокомитета и открыт ская наб од, ул. П 113035,Филиал П д. 4/5ектная, 4 Редактор В. КоЗаказ 3183/49В- 007 1 - 170