Запоминающее устройство с автономным контролем

СОЮЗ СОВЕТСК 11 ХСО)Ц 41.,"л ."ИЧЕСКИХРЕС 1 1 УБЛИК 4(50 с,) 11 ОПИСАНИЕ ИЗОБРЕТ рдсна й иц. ОСУДАРСТВЕННЫИ КМИтЕТ СССРО ДЕЛАМ ИЗОБРЕТЕКИ: И ОТКРЫТИЙ К АВТОРСКАЯ СВИДЕТЕЛЬС 1(56) 1. Электроник;1, 1979)хЬ 24, с. 75 - 76.2. Микропроцессорцыс кочплекты интегральных схем (состав и структ)ра. Справочник под ред. А. А. Вассикова и В. А. Шахнова. М., Сов. радио, 982, с. 162, рис. 9.13 (прототип).(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЛСТ. ВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержащее накопитель данных, формирователь адресных сигналов, входы которого являются адресными входами устройства, а выходы соединены с адресными входами накопителя данных, формирователь числовых сигналов, одни из входов и выходов которого являются информационными входами и выходами устройства, дешифратор, вхс)ды которого являются одними из управляющих входов устройства, триггер, первый элемент И, блок управления, отличающееся тем, что, с целью повышения надежности устройства, в него введены второй и третий элементы И, элемент ИЛИ, элемент ИЛИ-НЕ, блоки сравнения, коммутаторы, регистры, формирователь контрольных кодов, блок индикации. формирователь синхроимпульсов и формирователь управляющих сигналов, вхсд которого соединен с первым входом формирователя синхроимпульсов, а первый выход соединен с инверсным входом триггера, прямой Вы,ход которого подключен к второму входу формирователя сицхроимпульсов, выходы которого сосдицены с Входами с первого цо четвертый блока управления, пятый и шестой входы которсц 0 с)дк.)ю сны соогветст. веннс) к выходу срвс)го олсска ср 11;11 ция П.")Бочу БХ.с, .3 СХ 1 СНТа И,111 НК ЬИ ХО,Ч ЗОПР 1" 0,10 КЫ СОввцсН 31 Я, с)ДЦ 1 ИЗ Бхдс) Б ко) )с) Гс) и Одни из Вход В цср Бс)схо коммутаторы . оединсцы с выходы)и фор- МИРО)ате.113 КС)цтРОЛЬНЫХ КОДОВ, БХОДЬ КОТОРОГО цодк,ск)чсцы к Выходам псрБОГО ,)сгцстра и группе Бхов олока управления, срБь)Й и второй Бьсходь которого соединены соответственно с Врвыми Входами первого и второго элсмеГОБ 31, ы третий и четвср- ТЫЙ ВЫХОДЫ ПОДК,1 ОЧЕНЫ СООТВЕТСТВЕННО К ПЕрБМ у Г.ХО) ВтОрСЧ с рс ИСтрЫ И К ВторОМу входу второо регистры и управляющему Входу це 1)БОГО блок;1 с,)ывцсця. Од;и и 1 ВОдв КОТОРОГО цодк ИОЕц 1 К Однц. ИЗ БЬХС)дОВ второго регистры и Бх дым блока:1 дикыш; . ,1 ры Б,сц к):ци и Вход кс)торс)О соли нсц с. пятым Выходом блока угравления, шестой БЫХОд КОтврОГО ИОдКЛЮЧЕН К цсрВЬсЧ управляющим входач второго коммутаторы, вто- РОЙ УПРаБЛЯЮЦИХ ВХОКото)ОГО СОЕДИНЕН С выходом первого блока сравценич, другис Входы которого подклк)чены к друим БыО- дам второго регистра и адресным Входам накопителя данньсх, первый управляюций зход котороо СОЕДИНЕН С ВЫХОДОМ ПЕ;)БОО ЭЛЕ- мента И, второй вход которого подключен к выходу элемента ИЛИ, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ ви с выходом децИфратора и седьмых входом блока Справления, восьмой вход которого подключен к выходу второго элементы И и второму управляюц)ему входу накопителя данных, ин- фОРМаЦИОННЫЕ ВХОДЫ И ВЫКИНЬ КотоРОГО ССС- динены соответственцс с выходы и пе; вго коммутатора, с одцичц цз входов второго коммутатора, другцчи Входами второго блока сравнения и Бх;,ыми третьего р- ГИСТРа, ВЫХОДЫ Кс)ТР 010 ПОДКЛЮЧС.НЫ К ДРЧГИМ ВХОдам ВтОрОГО КО)МтаТОр)3, ПрИЧс. Ч другие входы первого коммх тс)торс соеди- НЕНЫ СС)ОТБСТСТВСННС) С 03 НИ)1 И 33 БЫХС)дс)Б второго коммутатора 1 с .3 ругих:и Быхолычц форчироватсля числовых сиги.-.ОБ.,1) Гцс1156146 входы которого цодклк)цены к другим выходам второго коммутатора, седьмой выход блока управления соединен с управляющим входом второго блока сравнения, выходы с восьмого по десятый подключены к управляющим входам третьего регистра, а одиннадцатый выход соединен с первым входом первого регистра, второй вход которого, третий вход второго регистра и прямой вход триггера подключены к второму выходу формирователя управляющих сигналов, двенад 513001 стсш" Относится к Вычислительнойтехнике, в частности к запоминающим устройствам, и может быть применено в микропроцессорных системах управления.Р 1 звестцо з .,;Ом инаюшее устройство ссамоконтролем, в котором для контроля работы усгройсзва применяют метод подсчетакоц: рольных сумм, при котором содержимоекаждои из ячеек памяти поочередно дваждыскладывают поразрядно с полностью единичным словом 11.Н,.всатком эого устройства являетсянизка надежность.11 аибо.цс Олизким к предлагаемому являетгя зацомицак) цее устройство с самоконтролем, содержашее блок местного уцравлеци, процессор, регистр микрокоманд,первый и второй шинные формирователи,с сдгцсцныс с соответствующими входамиоперативного накопителя, постоянный накопитель микрокомацд, дешифратор сиги ловуправления, генератор тактовых импульсов,триг:ер управления генератором и элементИ, причем адресные шины и шины данныхоперативноО накопителя соединены с шинными формирователями, а первый и второйуцравляюгцие входы накопителя соеди ены 25с вь. ходом регистра микрокоманд, другиевыводы шинных формироьателей соединенысоогветствуюшими входами и вь 1 ходамипрош ссора 2,Недостатком прототипа являетс 5 низкаянадежность, поскольку не предусмотрен контроль во время функционирования устройства и ребуется периодически отключать нако.питель для проведения профилактическогофункционального контроля.11 ель изобретения - повышение надежности устройства.Поставленна цель достигается тем, чтов зацомицаюшее устройство с автономнымконтролем, содсржашсе накопитсль данных,формирователь адресных сигналов, входыкоторого являются адресными входами чст Оройства, а выходы сосдицены с адресными цатый выход блока управления соединен с первым управляющим входом первого коммутатора, второй управляющий вход которого подключен к выходу третьего элемента И, первый вход которого соединен с тринадцатым выходом блока управления, а второй вход объединен с вторыми входами второго элемента И, элемента ИЛИ - НЕ, второй вход второго элемента И и вход формирователя управляющих сигналов являются другими управляющими входами устройства. 2входами накопителя данных, формирователь числовых сигналов, одни из входов и выходов которого являются информационными входами и выходами устройства, дешифратор, входы которого являются Одними из управляющих входов устройства, триггер, первый элемент И и блок управления, введены второй и третий элементы И, элемент ИЛИ, элемент ИЛИ в , блоки сравнения, коммутаторы, регистры, формирователь контрольных кодов, блок индикации, формирователь синхроимпульсов и формирователь управляющих сигналов, вход которого соединен с первым входом формирователя синхроимпульсов, а первый выход соединен с инверсным входом триггера, прямой выход которого подключен к второму входу формирователя синхроимцульсов, выходы которого соединены с входами с первого по четвертый блока управления, пятый и шестой входы которого подключены соответственно к выходу первого блока сравнения и первому входу элемента ИЛИ-НЕ и к выходу второго блока сравнения, одни из входов которого и одни из входов первого коммутатора соединены с выходами формирователя контрольных кодов, входы которого подключены к выходам первого регистра и группе входов блока управления, первый и второй выходы которого соединены соответственно с первыми входами первого и второго элементов И, а третий и четвертый выходы подключены соответственно к первому входу второго регистра и к второму входу второго регистра и управляюшему входу первого блока сравнения, Одни из входов которого подключены к одним из выходов второго регистра и входам блока индикации, управляющий вход которого соединен с пятым выходом блока управления, шестой выход которого подключен к первым уцравляюшим входам второго коммутатора, второй управляющий вход которого соединен с выходом первого блока сравнения, другие входы которого подклю.цены к другим выходам второго регистра и5 1 О 15 20 25 30 35 40 45 50 55 адресным входам накопителя данных, первый управляющий вход которого соединен с выходом первого элемента И, второй вход которого подключен к выходу элемента ИЛИ, первый и второй входы которого соединены соответственно с выходом элемента ИЛИ-НЕ и с выходом дешифратора и седьмым входом блока управления, восьмой вход которого подключен к выходу второго элемента И и второму управляющему входу накопителя данных, информационные входы и выходы которого соединены соответственно с выходами первого коммутатора, с одними из входов второго коммутатора, другими входами второго блока сравнения и входами третьего регистра, выходы которого подключены к другим входам второго коммутатора, причем друие ВхОды первого ком птора соединены соответственно с одничи из выходов второго коммутатора и с другими выходами фоГ)мировдтея числовых ",1 пд,ов, другие входы которого подключены к другим выходам второго коммутатора. седьмой выход блока управления соединен с управляющим входом второго блока сравнения, выходы с восьмого по десятый подключены к управляющим входам третьего регистра, а одиннадцатый выход соединен с первым входом первого регистра, второй вход которого, третий вход второго регистра и прямой вход триггера подключены к второму выходу формирователя управляюаи., сигналов, двенадцатый выход блока управления соединен с первым управляю)цим входом первого коммутатора, второй управяюший вход которого подключен к выходу третьего элемента И, первый вход которого соедиген с тринадцатым выходом блока управления, а второй вход объединен с вторыми входами второго элемента И, элемента ИЛИ - НЕ, второй вход второго элемента И и вход формирователя управляющих сигналов являются другими управляющими входами устройства.На фиг, 1 представлена фуикциопдьпая схема предложенного устройства; на фиг. 2- функциональная схема наиболее предпочтительного варианта выполнения блока управления.Предложенное устройство содержит (фиг. 1) 4)ормйрователь 1 адресных сии- лов с входами 2, формирователь 3 исовых сигналов с входами 4 и выходдчи 5, накопитель 6 данйых с инфОГ)мациоными входами и выходами 7, дешифратор 8. управвящие входы 9 - 11.Устройство содержит также эемепт ИЛИ 12, элементы И 13 -5 с первого по третий, блок 16 управления, формировдтеь 17 синхроимпульсов, триггер 8, формирователь 19 управляющих сигналов, элемент ИЛИ - НЕ 20, первьй 21 и второй 22 регистры, первый блок 23 сравнения. бо. 24 индикации, второй блок 25 сравнения, тпс -тий регистр 26, первый 27 и второй 28 коммутаторы и формирователь 29 контрольных кодов.Устройство содержит выходы 30 - 42 и входы 431 - 43, 44 - 47 блока 16 управления.Блок управления 16 содержит дешифратор 48, элементы НЕ 49 - 55, элементы ИЛИ 56 - 61, элементы И 62 - 66, элементы И - НЕ 67 и 68, элемент ИЛИ - НЕ 69, триггер 70, нагрузочный элемент 1 и ключ 72.Формирователи 1 и 3 могут быть выполнены на основе микросхем К 589.АП 16.В качестве формирователя 29 контрольных кодов может быть применен постоянный накопитель.Предложенное устройство работает следу)осцим образом.В исходном состоянии тумблер в формировдтее 19 (фиг. 1) ндхсзится в положении Выключено и тактовые импульсы с входа 11 поступают на вход триггера 18, входы обнгления регистров 21 и 22. Тд часть устройства, которая обеспечивает функционаьный контроль накопителя 6, выкючена и устройство работает андогично прототипу. При считывании сигнал обращения (нулем) поступает с входов 9 на вход эемснта И 13 и далее нд вход обращения накопителя 6. На вход эечента 11 14 поступает сигнал считывания (единицей) и ддее на вход накопителя 6 Сигнд, "Режим поступает на вход эемептд И - НЕ 67 (фиг. 2). В результате на его выходе 35 будет единица. Следоватеьг., будет Открыв ком.утдтор 28 (фиг. 1). Считанная информация из накопителя 6 через коцхчтдтор 28 поступает через 11)орчировстеь 3 па выходы 5, так как на выходе бзока 2 сигнал несовпадения (ноль) . который открывает первую группу входов кочмутдторд 28 дя прохожденя информации, считанной пз накопителя 6Г 1 рп записи на вход эсмента И 13 и вход накопитеЯ 6 постчпдет спгнд Обращения. На вход элемента И 14. нд вход элечентд И 1 о и Вход 1 дкоп 11 тес 151 6 пост- пает сигнал записи (нуех, который открывает через элемент И 15 коммутатор 27 и информация с входов 4 формироватея 3 поступает на запись в накопитеь 6.После нажатия ключа 72 в блоке 16 и пос, е перевода ту 11 бс 1 ерд В Ооке 19 В положение Вкючеио триггер 18 псрекючается в;дничное состояние и тактовые си- наы ндчи.дют пост пать ид фОрмирователь 17. В котором с прпхс)дс)ч каждого ими;ьсд Вырдбаты идется пос, словтеьность сигиаов, которая поступает па входы из бокд 16. Г 1 ричем этд поседовд гельность сигналов Выраб 1 тывдется в т часть такта. кога к накопитею 6 нст 1)брдпсс 1 П 51. Та 11561461 О 15 20 25 30 35 45 40 ким образом, имеется пауза при ооращении к накопителю 6 и в течение этой паузы происходит контроль работы устройства.Контроль функционирования начинается с нулевоо адреса 1 регистр 22 обнулен).Цикл контроля каждого слова из нако;штеля 6 состоит из шести тактов, каждый из которых осуцествляется во время паузы чежду обращениями к устройству.Первый такт заключается в перезаписи сс 1 дс.р:" имо о контролируемой ячейки нако,ггея 6 в регистр 26. С блока 16 на вход , хтя 11 13 поступает сигнал обращения, .",я в. рой вход элемеггя И 14 - сигнал чьн 1 ия. С выхода 33 блока 16 на вход ре; истра 22 поступает нулевой сигнал, коорый выдаст адрес контролируемой ячейки из регистра 22 на адресные входы накопителя 6. Регистр 26 вклкчен на прием информации. После зад ржки, необходимой для выборки инфорчации и: накопителя 6, последняя записывается в регистр 26. В конце такта в регистр 21 добавляегся единица.Второй такт заключас гся в записи вместо считанного кода контрольного, например, всех единиц. Под действием кода, поступающего из регистра 21 в блок 16, последний организует режим записи в накопитель 6, Для этого через элемент И 13 подается сигнал обращения, через элемент И 14сигнал записи. Открывается коммутатор 27 и пропускает сигнал с накопителя 29, с которого поступают единицы. В регистр 21 добавляется единица.Третий такт заключается в считывании контрольного кода из накопителя 6 и сравнении его с записываемым в блоке 25. Коммутатор 28 и регистр 26 не включаются. Сигнал совпадения (несовпадения) поступает в блок 16. Если равенства нет, то вырабатывается сигнал управления блоком 24 и оператор может определить адрес сбоя. В регистр 21 добавляется единица.Четвертый такт заключается в заии в контролируечую ячейку дру ого контрольного кода, например всех нулей. Этот такт аналогиеп второму такту, но на выходе регистр:. "1 - другой код, что определяет выдачу спока 29 другого кода. В конце такта в регистр 21 добавляется единица.Пятьй такг заключается в считывании из накопителя 6 контрольного кода и сравнении с записываемым, аналогично третьему такту. В конце добавляется единя.,а и рс гистр 21.П 1 естой такт заклкчаетязяИси в накопитель 6 исходной инфо)мяции и ре;.с" ра 26. В конце ата добан,яется с.синица в регистры 21 и 22, котор,.1; бу, - 1,. в,. ь дальше адрес следующей ячейкиВ промежутках между эти ми так г:. и возможно обращение к накопите.ю 6. 1 р": этом возможны два случая: обращение происходит к неконтролируемой ячейке . об. ращение происходит к контролируемой ячейке. В первом случае работа происходит как и в том случае, когда тумблер в формирователе 19 находится в положении Выключено ибо в паузах блок 16 выдает аналогичные потенциалы обращения 1 исходно о состояния).В случае обращения к контролируемой ячейке (это определяет блок 23) запись или считывание информации происходит в ре 1 ир 26, причем запись происходит через комм,.агср 28 в регистр 26, а с него через ксч 1 т 1 г оо 21 ня Входы някопитс ля о. Для про, 11 тв 131 ссни)1 записи информации в ко"- РОЛИРУСМ,Ю ЯЧЕЙКУ ИСПОЛЬЗУЮТСЯ ЭГЕХЕит ИЛИ 12, И;1 И- - НЕ 20.С,едует отметить, что использование элеменга ИЛИ - НЕ 20 является не единственным возможным решением проблемы ограничения обращения к контролируемой ячейке. Более жестким ограничением является использование элемента НЕ вместо элемента ИЛИ - НЕ 20, при этом вход элемента НЕ необходимо соединить с выходом блока 23. В этом случае запрещается обращение к контролируемой ячейке не только в режиме записи, но и в режиме считывания.Еще более простым решением является использование блока сравнения с инверсным выходом, Для этого достаточно вместо элемента И на выходе блока 23 использовать элемент И - НЕ (не показан). Это потреоует изменения входов у второго коммутатора 28, а именно, необходимо поменять местами первый и второй информационные входы. Кроме того, необходимо исключить элемент 50 в блоке 16 (фиг. 2). Технико-экономическое преимущество предложенного устройства заклочается в более высокой надежности по сравнению с и рототипом.1156146 фиг. Составитель Т. ЗайцеТехред И. ВересТираж 584Государственного комилам изобретений и отква, Ж - 35, РаушскаяПатент, г. Ужгород, у Решетннк едактор В, Ковтун а каз 3184/50 ВНИИПИ по де 113035, Мос Филиал ППП