Устройство для управления регенерацией информации в блоках памяти

(19) (11) З(51) б 11 С 21 00 1х щОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) Н.М.Абакумова, А.М.Вербонский, Н.С.Зеленский, Э.К.Капуловская, А.Г.Кухарчук и Л.А.Струтинский (71) Ордена Ленина институт кибернетики им. В.М.Глушкова(56) 1. Авторское свидетельство СССР Р 514346, кл. 5 11 С 21/00, 1976,2, Авторское свидетельство СССР 1) 780035, кл, 6 11 С 7/00, 1980,3. Авторское свидетельство СССР Р 792290, кл. б 11 С 21/00, 1980 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ В БЛОКАХ ПАМЯТИ, содержащее блок управления -летчик адресов строк, блок задаадресов строк, причем первый вход блока управления является одним входом устройства, а первый выход подключен к входу счетчика адресов строк, выход которого соединен с первым входом блока задания. адресов строк, второй вход которого и выход являются соотв тстненно другим входом и первым выходом устройства, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства,оно содержит первый и второй триггеры, элементы НЕ, И, И-НЕ, ИЛИ,причем единичный вход первого триггера подключен ко второму выходублока управления, а его нулевой выход соединен с первым входом эле. -мента И и первым входом элемента ИЛИвыход которого соединен с третьим. входом блока задания адресов строки вторым входом блока управлениятретий выход которого соединен снулевыми входами триггеров, первыйвыход блока управления подключен кединичному входу нторого триггера,Фединичный выход которого подключенк единичному входу первого триггераи первому нходу элемента И-НЕ, выходкоторого соединен с вторым входом Сэлемента ИЛИ, второй вход элементаИ-НЕ подключен к выходу элемента НЕ,вход которого является управляющимнходом устройства и соединен совторым входом элемента И, выход которого подключен к четвертому входублока задания адресов строк и явля- раусется вторым выходом устройства.ф Ю10 входом устройства, а первый выходподключен к входу счетчика адресовстрок, выход которого соединен спервым входом блока задания адресов 35 стРОкр ВтОРОй ВХОД котОРОго и ВыхОДявляются соответственно, другим входом и первым выходом устройства, введены первый и второй триггеры,элементы НЕ, И, И-НЕ, ИЛИ, причемединичный вход первого триггера подключен ко второму выходу блока управления,а его нулевой выход соединен с первым входом элемента И ипервым входом элемента ИЛИ, выходкоторого соединен с третьим входом 45 блока задания адресов строк и вторым входом блока управления, третийвыход .которого соединен с нулевымивходами триггеров, первый выход блока управления подключен к единичному 50 5560б 5 Изобретение относится к вычислительной технике и предназначено дляиспользования в полупроводниковыхЗУ с динамическими запоминающимиэлементами.Известно устройство для управления регенерацией информации в динамических ЗУ, содержащее адресныйблок, дешифратор, элементы памяти,элементы ИЛИ, НЕ, информатор и блокуправления 1 1,В этом устройстве используетсяпринцип слежения за обращением ковсем строкам ЗУ. Цикл регенерациипРоВОДитсЯ, если за пеРИоД =Тр/2,где Гр - допустимое время хранения информации в ЗУ, хотя бы к одной строке не было обращения. Чриэтом доступ внешних устройств к Зуиа время всего цикла, регенерациизапрещается.Недостатком этого устройстваявляется его сложность и низкое быст родействие в связи с удвоенной час" тотой следования запросов на регенерацию. Время ожидания конца регенерации в худшем случае может быть равно времени регенерации всей памяти.Известно другое устройство регенерации информации в блоках матричной памяти, содержащее адресный блок, дешифратор строк, элементы памяти, коммутатор, счетчик адреса регенерации, дешифратор адреса регенерации, блок синхронизирующих импульсов 2.3.По одному запросу на регенерацию проводится цикл регенерации одной строки, если за последний период времени 23 Тр к данной строке не было обращения, Каждая строка регенерируется с периодом 2/3 ТНедостатком данного устройства является необходимость большого количества элементов фиксации обращений. Наиболее близким по технической сущности к изобретению является устройство для управления регенерацией информации в блоках динамичес кой памяти, содержащее блок управления, счетчик адресов строк, первый блок задания адресов строк, второй блок задания адресов строк, дешифратор адреса строк, первые элементы И, элементы памяти., вторые элементы И, элемент ИЛИ, шины адре" са, причем первый вход первого блока задания адресов строк подключен кадресным шинам, а второй - к первому выходу блока управления, второйвыход которого соединен с первымивходами. элементов памяти, выходыкоторых подключены соответственно кпервым входам первых элементов И,выходы которых через элеменв ИЛИ соединены с входом блока., управления 15 20 25 счетчик адреса строк соединен с блоком управления и третьими входамиблоков задания адресов строк, первыйи второй входы второго блока зада. -ния адресов строк соединены соответственно с выходом первого блоказадания адресов строк и третьим выходом блока управления, а выход через дешифратор адреса строк, - совторыми входами первых и вторых элементов И, причем первые входы вторых элементов И подключены к четвертому выходу блока управления, а выходы вторых элементов И соединены соответственно со вторыми входами элементов памяти ГЗ Э.Недостатком известного устройства является его сложность. Количество запоминающих элементов, первых элементов И, вторых элементов И равно .количеству адресов строк. Кроме того, дешифратор строк и схе- ма ИЛИ очень громоздки.Цель изобретения - упрощение устройства.. Поставленная цель достигается тем, что в устройство для управления регенерацией информации в блоках памяти, содержащее блок управления, счетчик адресов строк, .блок задания адресов строк, причем первый вход блока управления является одним входу второго триггера, единичный выход которого подключен к единичному входу первого триггера и первомувходу элемента И-НЕ, выход которогосоединен с вторым входом элементаИЛИ, второй вход элемента И-НЕ подключен к выходу элемента НЕ, входкоторого является управляющим входомустройства и соединен совторым входом элемента И, выход которого подключен к четвертому входу блока задания адресов строк и является вторымвыходом устройства. На фиг. 1 приведена схема предлагаемого устройства;на фиг. 2 - схема блока управления,Устройство содержит блок 1 управления, счетчик 2 адресов строк,блок 3 задания адресов строк, причем первый вход 4 блока 1 управленияявляется входом устройства, первыйвыход 5 блока 1 управления подключен к входу. счетчика 2 адресов строк,выход которого соединен с первымвходом б блока 3 задания адресовстрок, второй вход 7 которого и выход8 являются входом и выходом устройстваУстройство содержит также триггеры запросов регенерации высокогоприоритета 9, низкого приоритета10, элементы НЕ 11,И 12,И-НЕ 13,ИЛИ14 причем единичный вход триггеразапросов регенерации высокого приоритета 9 подключен ко второму выходу 15 блока 1 управления, а егонулевой выход соединен с первым входом элемента И 12 и через элементИЛИ 14 - с третьим входом 16 блока3 задания адресов строк и вторымвходом 17 блока 1 управления, третийныход 18 которого соединен с нулевыми входами триггеров запросов ре .генерации высокого приоритета 9 инизкого приоритета 10, единичныйвход последнего подключен к первомувыходу 5 блока 1 управления, а единичный выход - к упранляющему входутриггера 9 запросов регенерации вы- ЗОсокого приоритета и первому входуэлемента И-НЕ 13, выход которогосоединен с входом элемента ИЛИ 14,второй вход элемента И-НЕ 13 подключен к выходу элемента НЕ 11, вход 3519 которого является входом устройства и соединен со вторым входомэлемента И 12, выход которого подключен к четвертому входу 20 бло:са 3 задания адресов строк и яв,тся выходом 21 устройства,Блок управления содержит циклический счетчик 22, элементы И 23-25.Выходы счетчика соединены с входамиэлементов И 23 и. 24, .выходы которыхявляются выходами 5 и 15 блока управления. Вход счетчика соединенс одним из входов элемента И 25 иянляется входом 4 устройства. Второйвход зле.та И 25 - вход 17, а вы-,ход его - выход 18 блока управле Ония,Устройство работает следующимобразом.Блок 1 управления принимает навход 4 синхроимпульсы, которые поступают на вход циклического счетчика 22.:"а выходе элементов И 23и И 24 Ф:,.,;ъг 1 руются временные меткир.ачала ",элемент И 23) и конца ээлемент И 24) интервала Т ф где- фр Фчисло строк н памяти. В исходном состоянии триггеры 9 и 10 установлены в "0". Сигнал запроса от внешнихустройств поступает на нход 19 .элемента НЕ 11, пройдя через элемент И б 5 12, передается в процессор (выход 21) и устанавливает на входе 20 блока задания адресов строк 3 потенциал, разрешающий подключение к ЗУ адресных шин внешних устройств вход 7). Содержимое счетчика 2, формирующего подлежащие регенерации адреса строк, меняется по сигналу с выхода,5 блока 1 управления. Этот сигнал вырабатывается в начале каждого временного интервалаТ/й и запоминается в триггере запроса регенерации низкого приоритета 10.При отсутствии запроса внешних устройств на выходе элемента НЕ 11 высокий потенциал, и сигнал запроса регенерации низкого приоритета с единичного выхода триггера 10, пройдя элементы И-НЕ 13 и ИЛИ 14, поступают на вход 16 блока 3 задания адресов строк.В результате адресные шины со входа 7 блока задания адресов строк 3, подключаются к выходу 8, поступающему к ЗУ. Происходит регенера - .ция одной строки. Сигнал запроса. регенерации передается также на вход 17 блока 1 управления, который формирует на выходе 18 сигнал, сбрасывающий триггер 10 в исходное ,состояние.При наличии запроса от внешних устройств на выходе элемента НЕ 11 .устанавливается низкий потенциал и прохождение запроса регенерации .низкого приоритета с триггера 10 блокируется элементом И-НЕ 13. Регенерация задерживается до отработки всех запросов внешних устройств к ЗУ. В конце интервала блок управления формирует сигнал, поступающий с выхода 15 на единичный вход триггера 9 запроса регенерации высокого приоритета. Если ввиду большой нагрузки на процессор запрос регенерации низкого приоритета к этому моменту не отработан ( триггер 10 не сброшен, на единичном выходе его, а следовательно, и на управляющем входе триггера 9 высокий потенциал ), триггер 9 запроса регенерации высокого приоритета устанавлинается в единичное состояние, и происходит принудительная регенерация строки. Сигнал с нулевого выхода триггера 9 блокирует прохождение через элемент И 12 запросов от внешних устройстн и через элемент ИЛИ 14 поступает на вход 16 блока 3 задания адресов строк и на вход 17 блока 1 управления, где используется для сброса триггеров 10 и 9 по выходу 18.Если к моменту появления сигнала иа выходе 15 триггер 10 сброшен, триггер 9 остается н нулевом состояник. В начале следующего интер- валаТ Ю содержимое счетчика 2 адреса строк увеличивается на еди1062793 з 10230/5 одписное. НИИПИкраж 59 ницу, а в триггере 10 запоминается запрос низкого приоритета следующей строки. Регенерация производится послецовательным обходом всехстрок эа время ТхР. Таким образом,блок управления формирует временные метки запросов регенерации разного приоритета Запрос регенерациинизкого приоритета проходит в интервалах между обращениями внешних устройств и, таким образом, влияние 10запросов регенерации на эффективноебыстродействие ЗУ сводится до минимума. Запрос регенерации высокого приоритета, сопровождаемый задержкой основных обращений, происходитв случае, если процессор работаетна пределе производительности. Применение данного устройства позволяет сократить оборудование управления регенерацией эа счет исключения элементов памяти, дешифраторов, частично элементов И и ИЛИ. Например, при использовании элементов серии К 155 объем оборудования уменьшается приблизительно на 130 корпусов,филиал ППП "Патент",г.ужгород,ул.Проектная,4