Запоминающее устройство

(19) (11) З(59 6 11 С 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Московский. ордена Трудового Красного Знамени текстильный институт им. А.Н. Косыгина (53) 681.327.6(088.8)(56) 1. Авторское свидетельство СССР Р 809371, кл. 6 11 С 11/00, 1979,2, Йзвестия Ленинградского. электротехнического института , 1969, вып. 82, с. 56-60 (прототип).(54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО,содержащее регистр числа, одни извходов которого подключены к выходам усилителей считывания, а выходык одним иэ входов основных формирователей разрядных токов, основнойнакопитель информации, входы которого соединены с выходами основныхформирователей разрядных и адресных токов, а одни из выходов - синформационными входами усилителейсчитывания, одни иэ управляющихвходов которых подключены к выходуформирователя стробирующего сигнала, вход которого соединен с выходом усилителя сигналов, вход которого подключен к информационномувыходу дополнительного. накопителя,дешифратор адреса, выходы которогоподключены к входам основных формирователей адресных токов, дополнительный формирователь разрядных тотоков, выход которого соединен содним из входов дополнительного накопителя, другие входы которого подключены к другим выходам основногонакопителя, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности устройства за счет обеспечения оптимального уровня стробирования сигналов считывания, в неговведены дополнительные формирователи адресных токов и дискриминаторы,выходы которых подключены к другимуправляющим входам усилителей считывания, а входы - к выходам дополнительных формирователей адресныхтоков, одни из входов которых соединены с управляющими выходами дополнительного накопителя, а другиевходы объединены и являются однимиз входов устройства.Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах с повышенными требованиями к информационной надежности.Известно запоминающее устройство, содержащее блок памяти, состоящий из ферритовых запоминающих матриц, подключенных к разрядным генераторам тока, к ключам записи и считывания (11 . 0В этом устройстве достигнуто уве 30 личение емкости за счет специального соединения адресных шин, но непредусмотрено дискретное изменениевремени подачи стробирующего сигнала на усилитель считывания в зависимости от адреса опрашиваемых запоминающих линеек, что снижает однуиз самых важных качественных характеристик запоминающих устройств, 20т.е. информационную надежность,Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, дополнительную числовуюлинейку, формирователи адресных иразрядных токов, формирователь стробирующего сигнала, регистр числа,усилители считывания, дешифраторадреса 12 .Однако в известном устройствеотсутствует возможность измененияуровня стробирования (дискриминации) сигнала чтения в зависимостиот естественного изменения амплитудысигнала чтения из-за различных условий распространения его по разрядно-считывающей линии, что снижаетнадежность устройства.Целью изобретения является повышение надежности запоминающего устройства за счет обеспечения оптимального уровня стробирования сигналовсчитывания,Поставленная цель достигаетсятем, что в запоминающее устройство, 45содержащее регистр числа, один извходов которого подключены к выходам усилителей считывания, а выходык одним из входов основных формирователей разрядных токов, основнойнакопитель информации, входы которого соединены с выходами основныхформирователей разрядных и адресныхтоков, а один из выходов - с информационными входами усилителй считывания, одыи из управляющих входовкоторых подключены к-выходу формирователя стробирующего сигнала, входкоторого соединен с выходом усилителя сигналов, вход которого подключен к информационному выходу дополнительного накопителя, дешифратор адреса выходы которого подключены к входам основных формирователей адресных тОков, дополнительныйформирователь разрядных токов, выа:ход которого соединен с одним извходов дополнительного накопителя,другие входы которого подключены кдругим выходам основного накопителявведены дополнительные формирователи адресных токов и дискриминаторы,выходы которых подключены к другимуправляющим входам усилителей считывания, а входы - к выходам дополнительных формирователей адресных токов, одни из входов которыхсоединены с управляющими выходамидополнительного накопителя, а другие входы объединены и являются одним из входов устройства.На чертеже изображена структурная схема предлагаемого устройства.Устройство содержит основной накопитель 1, основные формирователи2 адресных токов, дополнительныйнакопитель 3, дополнительные формирователи 4 адресных токов, дискриминаторы 5, имеющие выходы 6, основные формирователи 7 разрядных токовдополнительный формирователь 8 разрядных токов, регистр 9 числа, дешифратор 10 адреса, усилители 11считывания, формирователь 12 стробирующего сигнала, усилитель 13 сигналов.В режиме записи на регистр 9 подется код числа, который устанавливает триггеры регистра 9 в определенное состояние. Затем после поступления на формирователи 7 разрешающего сигнала на входы накопителя 1подаются разрядные токи записи, а снекоторой задержкой по времени (сцелью уменьшения помех) на дешифратор 10 адреса поступает код адресачисла, срабатывают соответствующиеФормирователи 2, 4, 8,В результате этого в соответствующую ячейку памяти накопителя 1происходит запись кода числа, а взапоминающий элемент накопителя 3-1Количество запоминающих элементов внакопителе 3 зависит от схемы дешифратора 10 адреса, например устройства, выполненного по системе 2 Демкостью 256 слов, где число запоминающих элементов равно 8. Аналогично происходит запись кода числв наКопитель 1 и 1 накопитель 3при считывании в момент регенерацииВ режиме считывания на входы усилителей 11 считывания поступаютсигналы чтения, а сигнал чтения1 из накопителя 3 поступает навход усилителя 13. Задержка по времени этого сигнала соответствуетприблизительно задержке сигнала чтения, поступившего на усилитель 11считывания, Этот сигнал усиливаетсяна усилителе 13 и запускает формирователь 12, с выхода которого сигнал стробирования подается на входыусилителей 11 считывания, что обес1062787 ставитель В. Рухред Костик в орректор О, Тиг едактор П. Коссей Тираж 594 Подп И Государственного комитета СС делам изобретений и открытий осква, К, Раушская наб., д. аказ 10229/5 ное ВНИ п 113035, 5 Филиал ППП Патент, г. Ужгород, ул ктная печивает плавающее во времени стробирование.Плавающий уровень стробирования (дискриминации) осуществляется за счет того, что в устройстве имеется такое количество дискриминаторов 5, которое равно числу запоминающих элементов в накопителе 3. Каждый из дискриминаторов 5 вырабатывает свой расчетный уровень амплитудной дискриминации, который подается на уси лители 11 считывания в зависимости 1 от адреса считывания. С помощью зтрго отслеживается амплитуда сигнала чтения, которая изменяется от условый распространения его по разрядно-считывающей линии, т.е. обеспечивается оптимальный уровень дискриминации по всем адресам запоминающего устройства.Таким образом, повышается информационная надежность за счет организации плавающей амплитудной дискриминации сигнала считывания.