Адресная система постоянного запоминающего устройства с линейной выборкой

(19) (И) СОКИ. СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А аа 11 С 1 ОПИСАНИЕ ИЗОБРЕТЕНИЯ РСКОМУ СВИДЕ ЬСТВ НА ойУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) АДРЕСНАЯ СИСТЕМА ПОСТОЯНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА СЛИНЕЙНОЙ ВЫБОРКОЙ по основномуавт. св. 9 796911, о т л и ч а юща я с я тем, что, с целью увелчения информационной емкости уст ства при сохранении его быстродействия, в него введены дополнительныекодовые провода и диоды, ключи итретий дешиФратор, причем коллекторкаждого транэистора первой группычереэ основной и дополнительныйкодовые провода последовательно соединен.с основным и дополнительнымдиодами, включенными в прямом направлении по отношению к току опроса, и подключен к одним выводамсоответствукщих ключей, другие выводы которых соединены с источникомпитания, управляющие входы ключейсоединены с соответствующими выходами третьего дешифратора.Изобретение относится к автоматике и вычислительной технике, а именно постоянным запоминающим устройствам трансформаторного типа,По основному авт. св. Р 796911известно устройство, содержащее дешифраторы и две группы транзисторов.Транзисторы первой группы образ.уютматрицу, н которой базы транзисторов каждого столбца соединены междусобой и с соответствующим выходомпервого дешифратора, эмиттеры транзисторов каждой строки соединенымежду собой и с коллектором соответстнующего транзистора второй группы,коллекторы транзисторов первой группы соединены с кодовыми проводами,а кодовые провода через диоды, включенные н прямом направлении по отношению к току опроса, соединены с источником питания, база каждого транзистора нторой группы соединена ссоответствующим выходом второго де,шифратора, а эмиттеры соединены между собой и через токазадающий резистор с шиной нулевого потенциала 11Недостатком известного устройстна является то, что на каждый кодовый провод требуется адин транзистор первой группы, Поэтому при увеличении информационной емкости ЗУ,например, н 2 раза, во столько жераз возрастает количество транзисторов первой. группы и увеличивается число транзисторов второй группы, а это ведет к значительным,затратам по оборудованию.Цель изобретения - увеличениеинформационной емкости при сохранении быстродействия адреснойсистемы постоянного запоминающегоустройства с линейной выборкой.Поставленная цель достигается тем,что н адресную систему постоянногозапоминающего устройства с линейной выборкой введены дополнительные кодовые пронода и диоды, ключии третий дешифратор, причем коллектор каждого транзистора первой группы через основной и дополнительныйкодовые провода последовательно соединен с основным и дополнительнымдиодами, включенными в прямом направлении по отношению к току опроса, и подсоединены к одним выводамсоответствующих ключей, другие выводы которых соединены с источникомпитания, управляющие входы ключейсоединены с соответствующими выходами третьего дешифратора.На чертеже представлена схемапредлагаемого устройства.Устройство содержит транзисторыпервой группы 1, образующие матрицу, ь которой базы транзисторонкакдого столбца соединены с соответствующими выходами 2 первого дешифратора 3, а эмиттеры транзисторовкаждой строки соединены с коллектором соответствующего транзисторанторой группы 4. База каждого транзистора второй группы 4 соединена ссоответствующим выходом 5 второгодешифратора б, а эмиттеры соединены через токозадающий резистор 7 с шиной нулевого потенциала, Коллекторкаждого транзистора первой группы йчерез основной и дополнительный кодоные провода 8 и 9, соединенные после 30 довательно с основным 10 и дополнительным 11 диодами, включенными н прямом направлении по отношению к току опроса, подключен к выводам ключей 12 и 13, выводы питания которых подсоединены к источнику питания 14, а управляющие входы ключей 12 и 13 подключены к выходам третьего дешифратора 15. Транзисторы 16 и 17 являются выбранными.Устройство работает следукщим образом.При обращении к устройству подается адрес ныбираемого слова. Один разряд адреса, относящийся к дополнительному дешифратору 15, с помощью Последнего включает один иэ ключей,15 20 25 например 12, на выходе которого формируется напряжение источника 14,Одноврвмвнно с включением третьвго дешифратора 15 включается второй дешифратор б, который включавт один из транзисторов второй группы 4, в и выключает другой ключ 13, на выходе которого формируется нулевое напряжение. Так как до рассматриваемого момента времени находится адрес, обуславлинающий на одном из ключей высокий уровень (в рассматриваемом случае это ключ 13), а на другом - нулевое напряжение, то на коллекторах транзисторов первой группы 1 через диоды 11 и кодовые провода 9 присутствует, напряжение источника 14, 40 а нсе диоды 10, подключенные соответственно анодами к неныбранному ключу 12, обратно смещены. Переключение ключвй 12 и 13 (наихудший случай н отношении помех) вызывает переэа ряд емкостей переходов диодов черезследующие цепи: основные диоды 10 основные кодовые провода 8 - дополнитвльные кодовые провода 9 - дополнительные диоды 11. В результате всв 50 дополнительные диоды 11 оказываютсяобратно смещенными, а основные диоды 10 - под нулевым напряжением. Первключвнив ключей 12 и 13, переэаряд емкостей переходов диодов и процесс 55 протекания токов помех в кодовыхпроводах производится за период времени до включения выбранного транзистора первой группы, например транэисстора 16. Таким образом, быстродействие адресной системы остается таким жв, как и у прототипа.данном случае транзистор 17, после чего начинается работа первого дешифратора 3, включающего по базам определенные транзисторы первой группы 1. Описанная последовательность включения дешифраторов б и 3 обес печивает отсутствие ложного срабатывания выбранных по базе (но не выбранных по эмиттеру) транзисторов первой группы и.надежное включение только одного транзистора первой 10 группы ( в данном случае транзистора 16). В результате включения транзистора 16 посоединенные к нему основной 8 и дополнительный 9 кодовые провода через транзисторы 16 и 17 оказываются подключенными к токозадающему резистору .7. В результате через выбранный в рассматриваемом случае основной кодовый провод Ц, подключенный к транзистору 16; начинает протекать. рабочий ток. Вместе с этим через дополнительный кодовый провод 9, соединенный с транзистором 16, протекает ток помехи, определяемый изменением во времени напряжения на коллекторе выбранного транзистора 16, Однако величина этого тока существенно не сказывается на соотношении фсигналпомеха. по отношению к прототипу,В предлагаемой адресной системе ПЗУ принципиально возможно увеличение числа. дополнительных проводов, подсоединенных к коллекторам транзисторов группы 1, до трех, семи и т. д.Однако, при зтом ухудшается соот" ношение фсигнал-помехаф, особенно по фронту рабочего тока в кодовом проводе, и тем самым ухудшается быстродействие устройства в целом.Таким образом, предлагаемое техническое решение позволяет в 2 раза увеличить информационную емкость устройства при незначительных дополнительных затратах: добавляются лишь диоды 11 и два ключа 12 и 13. Дешифратор 15 практически может отсутствовать, а ключи 12 и 13 подключаются соответственно к прямому и инверсному выходам триггера старшего разряда адреса, Кроме того, предлагаемое устройство при сохранении информационной емкости по сравнению с прототипом позволяет вдвое сократить число транзисторов группы 1 и группы 4, а также число выходов второго дешифратора б, В обоих случаях при сохранении быстродействия имеет место заметное увеличение плотности хранения информации: в первом случае в 1,5-1,7 раза, во втором - в 1,3- 1,4 раза. За счет сокращения аппаратурных затрат предлагаемое техническое решение позволяет увеличить надежность устройства в целом,10 б 7532 Составитель А,Дерюгинедактор А,Гулько Техред И.Метелева . КорректорЮ.МакаренкоВс Заказ 1 ектная, 4 Филиал ППП Патент, г.ужгород, у 1217/54 Тираж 581ВНИИПИ Государственногпо делам изобретени 13035, Москва, Ж, Рауш комите и откркая наб одписноеа СССРтийд, 4/5