Динамическое запоминающее устройство

(088.8)е свидетельство СС11 С 7/00, 1973.нии54 в 25, кл.рототип). СР97 С ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(54) (57) ДИНАМИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители, коммутаторы, регистр числа, регистр запросов, блок управления и регистр адреса, выходы которого подключены соответственно к первым входам накопителей, коммутаторов и блока управления, первый и второй выходы которого соединены соответственно с первым входом регистра запросов и вторыми входами коммутаторов, выходы которых подключены к вторым входам накопителей, третьм входы и выходы которых соединены соответственно с третьим выходом блока управления и входами регистра числа, выходы которых являются информационными выходами устройства, информационными входами которого являются четвертые входы накопителей,отличающееся тем, что, с целью уменьшения потребляемой устройством мощности, в него введены элемент ИЛИ, первая и вторая группы элементов И, группа элементов ИЛИ, первый и второй блоки приоритета, выходы которых пОдключены соответственно к второму входу блока управления и первым входом элементов И второй группы, выходы которых соединены с первыми вхо.дами элементов ИЛИ группы и вторым входом регистра запросов, выход которого подключен к входам элемента ИЛИ и первым входам элементов И первой группы, выходы которых соединены с первым входом второго блока приоритета, выход которого подключен к третьим входам коммутаторов и пятым входам накопителей, шестые входы которых соединены с выходами элементов 9 ИЛИ группы, выход элемента ИЛИ подключен к первому входу первого блока приоритета, второй, третий и четвертый входы которого соединены соответственно с третьим входом, четвертым и пятым выходами блока управления, четвертый вход и выходы с шестого по девятый которого подключены соответственно к выходу элемента ИЛИ и вторым входам элементов И групп, второго май блока приоритета и элементов ИЛИ группы.Изобретение относится к вычислительной технике и может быть использованс в Оперативных за номи накнцих устройствах (ОЗУ), с 10 строснных нд полупроводниковых инсМических:1 поминаюНих узлах.Известно динамическое запоминающее устройство, содержа нцее блок начальной установки, элементы памяги, дешифратор, регистр строк, элементы И, ИЛИ, И-ИЛИ, шифратор, счетчик длреса, блок запуска счетчика, коммутатор адреса и блок коммутации запроса. Регенерация ячеек памяти В данном устройстве производится построчно в режиме записи-считывания 11.Однако при страничной организации памяти объем оборудования указанного устройства увеличивается пропорционально количеству страниц памяти. Кроче того, при отсутствии обращения хотя бы по одному адресу накопителя запоминающего устройства нсобхолимо провести одновременно регенердцио всего объема памяти, что приволит к резкому увеличению потребляемой устройством мощности,Наиболее близким к предлагаемому является динамическое запоминающее устройство, содержащее блок управления, схему модификации адреса, схемь 1 выборки длреса, регистры, схемч счить)вация, накопители и счетчик адресд регенерации,При необходимости провести регенерацию устройство управления устанавли)здет триггеры регистра запросов в едицичцое СОСТОЯНИЕ, ПРИЧЕМ Кс)жДОЛУ ТРИГГЕРУ СООГ- ветствует определенный накопитель.Адрес регенерации определяется по со. держимому счетчика адреса регенерации. Если внешнее устройство осуществляет обращение к олцой части запоминающего устройства, то в другой части в этс время прс- исходит регенерация. осле осуществления регенерации регистр сбрдсьвается в начальное состояние 2.Недостатком известного устройства является также значительное увелчецыс потребляемой ус гройством чощцс)сти при регенерации.Цель изобретенияученьшение мощности, потребляемо:, динамическим запоминающим устройством.Постдвленцаь цель достигается тем, что в динамическое започиндюцее устройство, содержащее накопители, коммутаторы, рсгистр числа, регистр запросов, блок управления и регистр адреса, выходы котс)рого подключены совевн к первым дам накопителей, коммутаторов и б,ц)кд управления, первый и второй Выходы кото. рого соединены ссн)тветственно с первым вхо. дом регистра здпрсов и вторыми Входдчи коммутаторов, Выхс)дь) которых по,Клкчнь с Вторым Входам накопи)елЙ, трГтьи Вх). ды и выходы котрых ссдицецы сс)оВ 1 510 5 20 25 30 3.5 40 , с 51 сс венно с третьим вьходом блока упр:вле ния и Вход 1 мн )сГистрд числа, Выходь которых являктся информационными выходами устройства, информационными входами ко- торОГО 5 вляк)тся чс.твертые Вхс)лы ндко. пителсй, ввелсны элемент ИЛИ, первая и вторая Группы элементов И, группа эле. ментов ИЛИ, первый и второй блоки приоритета, выходы которых подключены соответственно к второму входу блока управле. ния и Первым Входам элементов И второй группы, Выходы которых соединены с первыми входами элементов ИЛИ группы и вторым входом регистра запросов, выхол которого подклк)чен к входам элемента ИЛИ и первым входам элечепов И первой группы, вьхолы которых соединены с первым входом второго блскд приоритета, выход которого подклоче)1 к третьим входам коммутаторов и пятым Входам цдкопителей, шестые входы которых соединены с выходами элемснтов ИЛИ группы, выход элемента ИЛИ подключен к первому входу первого блока приоритета, второи, третий и четвертьй входы которого соелицецы ссцтветстВснно с третьи ч Вхс)лом, четвсртым и пятым выходами блока управления, четвертый Вхол и выходы с шестого и девятый которого подключены соответственно к выходу элемецта ИЛИ и вторым входам элементов И групп, второго блока приоритета и элел ецтов ИЛИ группы.На фи. 1 приведена структурн-.я схема динамического запоминающего устройства; нд фиГ. 2 -- стэуктурна 51 схсч 1 Вриднтд блока синхронизации, входящегс В блок управления.Уст)Ойство фиг. 1) содержит накопители 1, одни из входов кс)горых являются информационными входами 2 устро)ствд, регистр 3 числа, ВыхОды которого 5 Взя)отся информационными выходами 4 стрс)Йств 1, коммутаторы 5, регистр 6 адрссд с Входами , блок 8 управления, первь)й 9 и второй 1) блоки приоритета, регистр1 запросов. элемент ИЛИ 12, первую 3 и Вторую 14 группы элементов И и группу 15 элементов ИЛИ. Блок 8 лправления фцг. 1) содержит генератор 16 импульсов, счетчик 17 импульсов, первый десцифратор 8, сче 1 пк 19 адреса регецсрдции, блок 20 синхрснизации, дополнительный элемент ИЛИ 21 и второй дешифратор 22. Блок 8 имеет входы 23. 27 соответственно с первого по пятый и выхо. ды 2837 соответственно с первсгс) по десятый.Блок Ю синхронизации ( фиг. 2) содержит распределитель 38 импульсов, третий дешифратор 39, триггеры 40 и 41. элсченты И 42 и 43 и элементы И- Н Е 44 и 45.Рассмотр)м лва Режима рдбоГы мс 1 ройствд: режич записи-считывания д;цц 1 х при огсутствии регенерации и режим здпц игчитывдция при наличии рег и рации50 В первом режиме работы код адреса ячейки, к которой необходимо обратиться в режиме записи, выставляется на входах 7, а данные - на входах 2.На входе 27 выставляется код операции (запись-считывание), а на вход 25 блока 8 управления подается сигнал запроса от внешнего устройства на обращение к устройству. Сигнал запроса поступает на один из входов элемента ИЛИ 21, на выходе которого формируется сигнал единичного уровня, поступающий на вход блока 20.При наличии всех единиц на входах элемента И - НЕ 44 на его выходе формирует. ся сигнал нулевого уровня, поступающий на информационный 0-вход распределителя 38. Под первый же тактовый импульс, поступающий ца его тактовый С-вход, состояние 0-входа распределителя переписывается на его первый выход, т.е. на его первом выходе формируется сигнал нулевого уровня. Однако благодаря наличию обрат ной связи между выходами распределителя 38 и входами элемента И - НЕ 44 на вы. ходе элемента И - НЕ 44 формируется сигнал единичного уровня.Под следующий тактовый импульс, воздействующий на С-вход распределителя 38, состояние его первого выхода перезаписывается на его второй выход, а на первом выходе состояние сигнала соответствует единичному уровню. Таким образом, под воздействием тактовых импульсов, формируе мых генератором 16, на выходах распределителя 38 формируются сигналы унитарного позиционного кода, один из которых принимает нулевое значение, т.е. распределитель 38 формирует тактовую сетку частот. Под воздействием первого тактового им пульса, поступающего с выхода 32 блока 8 на один из входов первого блока 9 приоритета, осуществляется запуск последнего.На выходе блока 9 формируется сигнал запроса, поступающий на вход 24 блока 8. 4 О Старшая часть кода адреса поступает с выхода регистра 6 адреса на вход дешифратора 22, который производит выбор соответствующего накопителя 1 и на одном из своих выходов формирует сигнал разрешения единичного уровня, поступающий на 45 вход блока 20. Часть разрядов кода адреса, например младшая часть, поступает с выхода регистра 6 адреса через коммутатор 5 на один из входов накопителей 1, остальная часть разрядов кода адреса поступает на другие входы накопителей 1. По сигналу обращения, поступающему на входы соответствующего накопителяс выхода одного из элементов ИЛИ 15, осуществляется запись данных в один из выбранных накопителей 1,адрес которого указан в старших разрядахкода адреса. Считывание данных из устройства про. исходит аналогично.Считанные данные с выхода соответствующего накопителя 1 записываются вз регистр 3 по сигналу, формируемому блоком 8 управления на его выходе 37.Декодирование кода операции (запись- считывание слова, запись. считывание байта) осу 1 цествляется с помощью дешцфрато. ра 39. Сигнал с его выхода поступает на первый вход элемента И-НЕ 45, на второй вход которого поступает один из тактовых импульсов распределителя 38.Во втором режиме работы по формированию на выходе счетчика 17 кода начала регенерации на выходе 28 блока 8 формируется сигнал, устанавливающий регистр 1 в единичное состояние, что соответствует наличию запроса на регенерацию соответствующего накопителяЧерез элемент ИЛИ 12 сигнал запроса на регенерацию поступает на вход блока 9 и на один из входов элемента ИЛИ 21. При отсутствии запроса на запись-считы. ванне данных на входе 25 блоков 8 блок 20 запускается через элемент ИЛИ 21 сигналом запроса на регенерацию.Блок 20 разрешает работу блока 10, Так как каждой странице памяти отведен определенный приоритет, то для определения страницы с высшим приоритетом сигна. лы запросов ца регенерацию через элементы И 13 поступа 1 от ца вход блока О, на выходе которого выделяется запрос на регенерацию наиболее приоритетного накопителя . Данный сигнал подключает выход счетчика 19 через соответствующий коммутатор 5 к наиболее приоритетному накопителю 1. После этого на выходе 35 блока 8 формируется сигнал обращения к наиболее приоритетному накопителю 1, который через соответствующие элементы И 14 и ИЛИ 15 поступает ца вход соответствующего накопителя 1. Этим же сигналом обращения с выхода элемента И 14 триггер регистра 11 запросов сбрасывается в нулевое состояние.Так как регенерация прошла не во всех накопителях 1, то на выходе элемента ИЛИ 12 присутствует запрос на регенерацию и поэтому блок 20 осуществляет второй цикл по регенерации следующего по приоритету накопителя 1. Таким образом, регенерация накопителей 1 в порядке возрастания приоритетов продолжается до тех пор, пока все триггеры регистра 1 запросов це установятся в нулевое состояние.При наличии сигнала запроса от внеш. него устройства на входе 25 блока 8, например, на запись данных и сигнала регенерации на выходе элемента ИЛИ 2 устройство работает аналогично вышеуквзац. ному.При этом проводится регенерация менее приоритетного накопителя 1. Если при следующем обращении запрос на запись дан. ных будет направлен к другому накопителю 1, то одновременно произойдет регенерация предыдущего накопителя 1. Таким образом, при наличии сигнала обращения на запись данных в один из накопителей 1 или их считывание одновременно происходит и последовательная регенерация остальных накопителей 1,Если запрос на обращение на запись- считывание данных формируется постоянно к одному из накопителей 1, то после проведения регенерации в остальных накопителях 1 и по истечении времени, заданного на регенерацию, на выходе дешифратора 18 формируется новый сигнал запроса на регенерацию, который поступает на наиболее приоритетный вход блока 9 с выхода 31 блока 8.При этом блок 9 осуществляет запрет назапись-считывание данных (запрос на регенерацию обладает более высоким приоритетом, чем запрос на зались-считывание) и осуществляется регенерация оставшегося накопителя 1. После проведения цикла регенерации осуществляется модификация адреса в счетчике 19 и на его выходе уста навливается новый адрес регенерации.Постраничная регенерация предлагаемого устройства по сравнению с известным позволяет уменьшить потребляемую устройством мощность, а процесс совмещения опе раций записи-считывания и регенерациипозволяет повысить эффективное быстродействие памяти.Составитель В. Рудаков Редактор М. Рачкулинец Техред И. Верес Корректор И.Муска Заказ 10709/51 Тираж 51 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4