Запоминающее устройство

(54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопитель информации,первый ограничительный элемент на . диоде, адресные блоки, входы которых являются адресными входами устройст ваодни выходн адресных блоков сое динены с адресными входами накопителя информации, входы разрешения выборки и записи-считывания которог являются соответствующими входами ФаСаф ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ.ние и производствоустройств". Матери1980, с. 50,2. МикросхОСТ 11340-79,устройства, первый выход накопителя информации подключен к катоду диода, другие выходы адресных блоков и второй выход накопителя информации под" ключены к одной шине питания, о тл и ч а ю щ е е с я тем, что, с целью упрощения и повышения быстродействия, оно содержит выпрямитель на стабилитроне, второй ограничительный элемент на резисторе и блок элементов И-НЕ, одни входы которого подключены к третьему выходу накопип). теля информации, другие входы блока элементов И-НЕ являются входом разрешения считывания устройства, а выходы соединены с информационными входами накопителя информации и й являются .информационными выходами устройства, катод стабилитрона соединен с катодом диода, а анод - с ,другой шиной питания, один вывод . резистора подключен к входу разрешео ния выборки накопителя информации,а другой - к одной шине питания,Изобретение относится к вычислительной технике и дискретной автоматике, и может быть использовано вкачестве перепрограммируемого постоянного запоминающего устройства(ППЗУ), например имитатора однократнопрограммируемых ПЗУ, или в качестве энергонезависимого оперативногозапоминающего устройства ОЗУэ),Известны ЗУ с сохранением информации при отключейии питания, содер- Яжащие источник автономного питания(аккумулятор, батарея элементов) иобеспечивающие неограниченное числоциклов перезаписи. Такие ЗУ имеютодин номинал питания удобнее при 15записи информации, чем, на гример, ЗУна энергонезависимых интегральныхмикросхемах, и поэтому в ольшейстепени удовлетворяют условиям построения ППЗУ игпи ОЗУэ Щ и 2,Требования, предъявляемые к ППЗУ 20(имитатор ПЗУ): высокое быстродействие в режиме считывания, обеспечение оперативного режима занесенияинформации, полнЬя конструктивная ифункциональная совместимость с имитируемым устройством, хранение информации,в течение длительного времени,.высокая нагрузочная способность повыходу - являются более жесткими,чем требования к ОЗУэ, и поэтому 30решение вопроса построения имитатораПЗУ делает очевидной реализациюболее простых вариантов,Известные ЗУ характеризуютсянизким быстродействием и малой нагру- З 5зочной способностью, связанные сиспользованием маломощных БИС памятис целью уменьшения энергопотребленияот батарейного источника, а такжесложностью ЗУ, обусловленной наличием нескольких последовательных элементов в батарее и дополнительногоразъема для ввода информации в режи-ме записи,Наиболее близким по техническойсущности к предлагаемому является 45ЗУ, содержащее ОЗУ с информационнымивходами и выходами, адресные буферные схемы, контакты питания которыхсоединены с автономным источникомпитания и через диод - с клеммой 50питания ЗУ, которая связана с Фильтром питания (конденсатором) 2) .1Известное устройство обеспечиваетхранение информации при отключениипитания и удобно , при занесенИиинформации, однако обладает недостатками, которые затрудняют его использование в качестве имитатора ПЗУ:сложность и большие габариты из-заналичия фильтра питания, большого 60числа элементов источника автономного питания, большого числа контактов разъема, занятых под входные ивыходные сигналы, недостаточно высокое быстродействие в режиме считы вания из-за особенностей временнойдиаграммы БИС накопителя и медленныйадресных буферных схем.Кроме того, в устройстве низканагруэочная способность информационных выходов и повышено потреблениемощности в режиме хранения иэ-заподключенных к автономному источнику. буферных схем.Цель изобретения - упрощениеустройства и повышение его быстродействия,Поставленная цель достигаетсятем, что запоминающее устройство,содержащее накопитель информации,первый ограничительный элемент надиоде., адресные блоки, входы которыхявляются адресными входами устройства, одни выходы адресных блоковсоединены с адресными входами накопителя информации, выходы разрешениявыборки и записи - считывания которого являются соответствующими входами устройства, первый выход накопителя информации подключен к катодудиода, другие выходы адресных блоков и второй выход накопителя информации подключены к одной шине питания, содержит выпрямитель на стабилитроне, второй ограничительныйэлемент на резисторе и блок элементов И-НЕ, одни входы которого подключены к третьему выходу накопителя информации, другие входы блокаэлементов И-НЕ являются входом разрешения считывания устройства, авыходы соединены с информационнымивходами накопителя информации иявляются информационными выходамиустройства, катод стабилитрона соединен с катоцом диода, анод - с другой шиной питания, один выход резистора подключен к входу разрешениявыборки накоцителя информации, адругой - к одной, шине питания,На чертеже представлена блок-схема ЗУ. Адресные входы накопителя 1 инФормации соединены с выходами адресных блоков 2,.информационные выходы - с входами блока 3 элементов И-НЕ, выходы которого соединены с информациониым входом накопителя 1 иявляются информационными выходами 4 устройстваПервый выход накопителя контакт питания) соединен с катодами диода 5 и стабилитрона 6, второй выход накопителя 1 и вторые выходы адресных блоков 2 и блоков 3 контакты питания) соединены с общейшиной 7, Входы разрешения выборки изаписи-считывания накопителя 1 являются вхбдами соответственно 8 разрешения выборки и 9 режима работы. устройства. Выход 8 разрешения выборки соединен через резистор 10 с шиной 7. Вторые входы блока 3 элемен1057990тов И-НЕ являются входом 11 разреше- дом накопителя 1, не влияют на егония считывания устройства, рабочим так как запись в накопительАноды диода 5 и стабилитрона б - запрещена потенциалами на входах 8подключены соответственно к шинам 12 и 9, (В этом режиме аккумулятор поди 13 питанияВходы адресных, блоков 2 заряжается через диод 5 и стабилит-являются адресными входами 14 уст рон б, обеспечивая одновременноройства, с шиной 12 которого соеди- Фильтрацию возвожных выбросов виены третьи выходы (контакты пита- цепях питания).ния) адресных блоков 2 и блока 3 При работе устройства в качествеэлементов И-НЕ, ОЗУ с сохранением информации на входНа шины 12 и 7 подают .татное 1 О 8 подают импульсы выборки, Запись впитание, на шине 13 и 7 подают пита- ОЗУ производится через выходы 4 поние от автономного источника (акку- выбранному адресу при высоком уровмулятора). не сигнала на входе 9 и низком - наПринцип работы устройства состоит входе 11, Считывание информации пров следующем. изводится через выход 4 при низкомВ режиме записи питание блоков 2 уровне сигнала на входе 9 и высокоми 3 осуществляется через шины 12 и на входе 11. При отключении пита 7,питание накопителя - через те же ния накопитель1 переводится в режимшины и диод 5 (в этом режиме так- хранения с питанием от аккумялятораже происходит подзарядка аккумуля- при минимальном потреблении энергиитора через диод 5 и стабилитрон б). 20 благодаря низкому уровню напряженияНа входы 8 и 9 подают соответственно на входе 8, обеспечиваемому с помосигналы разрешения выборки и режима щью резистора 10.работы, на вход 11 подают эапрещаю- Технико-экономическая эффективщий потенциал. Элементы И-НЕ блока 3 ность устройства, по сравнению сзакрыты и не препятствуют записи ин прототипом, заключается в упрощенииформации через выходы 4 в накопитель за счет: уменьшения числа контактов,1 по адресу, код которого поступает необходимых для вхОдных информацйонна адресные. входы накопителя с ад-ных сигналов и сигналов, обеспечиваресных входов 14 через блоки 2. ющих режим записи, что позволяетВ режиме хранения при отключении 36 отказаться от дополнительного раэъевнешнего источника питание накопите- ма; уменьшение числа элементов питаля 1 осуществляется с помощю стаби- ния автономного источника, так каклитрона б (через шину 13 от аккуму- в режиме хранения БИС памяти требуютлятора). меньшего напряжения питания, а буферНа входе 8 разрешения выборки З 5 ные схемы отключены (в режиме обраще.через резистор 10 поддерживается ния стабилитрон компенсирует разнинулевой потенциал, переводящий нако цу между рабочим, напряжением и наппитель 1 в режим хранения с малым ряжением хранения); отказа от конпотреблением энергии, Блоки 2 и 3 денсаторов фильтров питания, такобесточены благодаря диоду 5 и не как фильтрация осуществляется черезпотребляют энергии, цепь стабилитрона,В режиме считывания (при работе Повышение быстродействия в предда-в качестве имитатора ПЗУ входы 8 и гаемом устройстве заключается в9 устройства разведены на контакты организации работы накопителя в режиразъема, которые в штатном ПЗУ нахо- ме постоянной выборки и, следовательдятся под постоянным потенциалом: 45. но, отказа от лишних тактов задержки,31+И1 И+ или 0 питания. Это, как прави- а также в использовании болеело, запараллеленные контакты питания, быстродействующих буферных схем.которые в имитаторе распараллелены) Кроме того, устройство позволяетнакопитель 1 получает питание через повысить нагрузочную способностьшины 12,7 и диод 5, блоки 2 и 3 . 50 выходов и уменьшить потребляемуючерез шины 12, 7, Наличие соответ- от источника автономного питанияствующих потенциалов на входах 8 мощность.и 9 устройства обеспечивает режйм Реализация признаков изобретениясчитывания накопителя 1, Информация, позволяет уменьшить габариты, упросэаписанная в накопитель 1 и соответ тить устройство, повйсить его быстроствующая коду адреса поданному с вхо- действие и нагрузочную способность,дов 14 через блок 2 на адресные входы сохранить Функциональное назначениенакопителя 1, считывается с выхода 4 контактов. разъема, т.е, решить запри подаче на вход 11 сигнала, разреша дачу конструктивной и Функциональнойющего считывание. Сигналы на выходе:имитации ПЗУ а также построения4, соединенном с информационным вхо- ПНЗУ и ОЗУ с сохранением информации,60ВНИИПИ Заказ 958 б/53 Тираж 594 ПодписноеФилиал ППП "Патент", г, Ужгород, ул. Проектная, 4