Логическое запоминающее устройство

(19) ИИ ГОСУД АРСПО ДЕЛ ИСАНИЕ БРЕТЕН К АВТОРСК ТЕЛЬСТВУ а ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ. И ОТКРЫТИЙ(72) В.Н. Волкогонов и В.С. Степанов (71) Ленинградский ордена Ленина электротехнический институт им. В,И. Ульянова (Ленина) (53) 681.327(088.8)(56) 1. Авторское свидетельство СССР Р 524224, кл. 5 11 С 15/00,1975.2Авторское свидетельство СССР 9 771720, кл. С 11 С 15/00,1978 (прототип).(54) (57) ЛОГИЧЕСКОЕ ЗАПОМИНА)ОЩЕЕ УСТРОЙСТВО, содержащее постоянный накопитель, дешифраторы, регистр адреса, группы элементов И, регистры числа, ключ, коммутатор и счетчики импульсов, причем входы и выходы гервого дешифратора подключены соответственно к выходам регистра адреса н к входам постоянного накопителя, выходы первого регистра числа соединены е одними из входов элементов И. первый и второй групп, выходы которых подключены соответственно к входам второго дешифратора и к одним из входов второго регистра числа, другие входы которого соединены соответственно с выходами второго дешифратора и с выходом ключа, входы коммутатора подключены к одним из выходов второго регистра числа, управляющий вход которого соединен с одними из входов первогои. второго счетчиков, выходы которых подключены соответственно к входам третьего и четвертого дешифраторов, один из входов регистра адреса, управляющий вход постоянного накопителя, установочный вход и выход второго регистра. числа является соответ.ственно адресным входом, входами чтения и сброса и информационным выходом устройства, управляющие входы первого и второго регистров числа являются соответственно первым входом перезаписи, входомфСдвиг влево устройства, управляющими входами которого являются другие входы элементов И первой и второй групп и другой вход коммутатора, первый и второй входы ключа являются соответственно входом разрешения записи и информа- ЕР ционным входом устройства, установоч. ными входами которого являютсядругие входи счетчиков, а управляющими выходами - выходы третьего и четвертого дешифраторов,о т л н ч а ю щ е е с я тем, что, с целью упрощения устройст"- ва, в него введены сумматоры па модулю два и .третий регистр числа, входы которого подключены к выходам коммутатора, а выходы - к одним из входов сумматоров по модулю два, другие входы и выходы которых соединенысоответственно с выходами постоянного накопителя и с входами первого реги-. стра числа, выходы которого подключены к другим входам регистра адрес, причем управляющий вход третьего регистра числа является вторым входом перезаписи устройства.Поставленная цель достигается тем, что в логическое запоминающее устройство, содержащее постоянный накопитель, дешифраторы, регистры адреса, группы элементов И, регистры числа, ключ, коммутатор и счетчики импульсов, причем входы и выходы первого дешифратора подключены соответственно к выходам регистра адреса и к входам постоянного накопителя,выходы первого регистра числа соединены с одними из входов элементов И первой и второй групп, выходы которых нодключены соответственно ко входам второго дешифратора и к одним из входов второго регистра числа, другие входы которого соединены соответственно с выходами второго дешифратора и с выходом ключа, входы коммутатора подключены к одним из выходов второго регистра числа, управляющий вход которого соединен с одними из входов первого и второго счетчиков, выходы которых подключены соответственно к входам третьего и четвертого дешифраторов., один из входов регистра адреса, управляющий вход постоянного накопителя, установочный вход и выход второго регистра числа являются соответственно адресным входом, входами чтения и сброса и информационным выходом устройства, управляющие входы первого и второго регистров числа являются соответственно первым входом перезаписи, вхо дом "Сдвиг влевоф устройства, управляющими входами которого являются другие входи элементов И первой и второй групп и другой вход коммутатора, первый и второй входы ключа являются соответственно входом разрешения записи и информационным входом устройства, установочными входами которого являются другие входы счетчиков, а управляющими выходами - выходы третьего и четвертого дешифраторов, введены сумматоры по модулю два и третий регистр числа, входы которого подключены к выходам коммутатора, а выходи - к одним из входов сумматоров mо модулю два, другие входы и выходы которых соединены соответственно с выходами постоянного накопителя и Изобретение относится к вычисли тельной технике н может быть исполь"зовано в системах хранения и передачи информации.Известно логическое запоминающееустройство, содержащее субсистемы 5памяти, каждая из которых хранитопределенное количество одноразрядных слов и включает в себя дешифратор адреса, регистр адреса, регистр слова, управляющие логические блоки, 10элементы И и элементы ИЛИ, триггеранализа содержимого регистра слова 1) .Недостатком данного устройстваявляется низкое быстродействие. 15Наиболее близким техническим решением к изобретению является логическое запоминающее устройство 2, содержащее постоянный накопитель, первый дешифратор, регистр адреса, накопительный регистр, первую группу элементов И, выходной регистр, ключ, второй дешифратор, вторую группу элементов И, коммутатор адреса, коммутатор чтения, третий и четвертый дешифраторы, первый и второй счетчики и распределитель сигналов, причем входы постоянного накопителя подключены к выхо" дам первого дешифратора., входы которого соединены с выходами регистра адреса, выходы накопительного регист- З 0 ра подключены к одним из входов элементов И первой группы, другие входы которых. подключены к шине Перезапись, а выходы - к первой группе входов выходного регистра, одно временно выходы накопительного реги". стра подключены к одним из входов элементов И второй группы, другие входы которых подключены к шине Передачаф, а выходы - к входам вто рого дешифратора, выходы которого соединены со счетными входами выходного регистра, выходы которого подключены к информационным входам коммутатора, управляющий вход коммутатора соединен с шиной Выбор группыфф, выход старшего разряда выходного регистра подключен к шине фВыход устройстваф, вход младшего разряда выходного регистра подключен к выходу ключа, входы котброго соединены соответственно с шинами фПрием 1 ф и Вход устройства, управляющие.входы выходного регистра подключены к шинам Сброс и 1 Сдвиг влево, входы первого счетчика подключены соответственно к шине Сдвиг влевое и первой шине ффустановка нуляфф, а выход - с входом четвертого дешифратора, выход которого подключен к шине фОбработано й символов, 60 входы второго счетчика соединены соответственно с шиной Сдвиг влево и второй шиной Установка нуля, а выход подключен к входу второго дешифратора, выходы которого подклю чены соответственно к шинам Обработано Ф символовфи Обработанно и символов (где.п:гл+ к - число ко" довых символов; Ф - число информационных символов; к - число проверочных символов;- число символов в группе, 1 4 в(7)Недостатком известного устройства являются большие затраты оборудования при реализации кодирования-декодирования циклических кодов большой длины, что усложняет устройство.Целью изобретения является упрощение устройства.с входами первого регистра числа,выходы которого подключены к другимвходам регистра адреса, причем управляющий вход третьего регистра числаявляется вторым входом перезаписиустройства,5На чертеже изображена функциональ"ная схема предложенного устройства.Логическое запоминающее устройство содержит постоянный накопитель 1,первый дешифратор 2, регистр 3 адреса, сумматоры 4 по модулю два, первый регистр 5 числа, первую 6 ивторую 7 группы элементов И, второйдешифратор 8, второй регистр 9 числа,ключ 10, коммутатор 11, третий регистр 12 числа, первый счетчик 13 импульсов, третий дешифратор 14, второй счетчик 15 импульсов, четвертыйдешифратор 16. Устройство включаеттакже адресный вход 17. вход 18 чтения, первый вход 19 перезаписи, первый 20 и второй 21 управляющие входы, предназначенные соответственнодля передачи и перезаписи информации, информационный выход 22, вход23 сброса, вход 24 фСдвиг влево",третий управляющий вход 25, второйвход 26 перезаписи, вход 27 разрешения записи, информационный вход 28,установочные входи 29 и 30 и управляющие выходы 31-33 устройства.Логическое запоминающее устройство работает следующим образом,Для повышения достоверности выдаваемой на выход 22 информации используются циклический (п,а) код, где 35п=в+ К -число кодовых символов, п -число информационных символов, Кчисло проверочных символовЦиклическим кодом называется совокупность кодовых векторов, каждый 40из которых удовлетворяет соотношениюЕ. Нт=Огде Е =1,у - кодовый вектор циклического кода,- информационный вектор,- вектор проверочных символов, Н -матрица, транспонированная к проверочной резмерностью п-к,Рассмотрим подход, с помощью которого достигается сокращение объема накопителя 1. Известно, что циклический код задан, если определена его порождающая матрица вида где Эе - единичная матрица размера ,В.е, Й - матрица проверочных символов размера е к,Для формирования кодового вектора 60 необходимо информационный вектор Г умножить на матрицу б:1 = ф б . В результате умножения информационного вектора ф на матрицу Й определяется векторпроверочных символов, 65 Каждая 1 -я строка1 = 1, 2 . 1 матрицы Й, не считая первой, формируется в результате сдвига и деления на вектор Р, называемый порождающим, (1- 1) -й строки. Это обстоятельство использовано для сокращения объема накопителя 1 следующим образом.Матрица Й разбивается на М матРиц ";= 1,2,.,М) размерностьюкаждая, причеи любая из этих матриц может быть получена из первой матри 1цы Й, так как каждая строка матрицы Й может быть получена иэ предыдущей строки в результате одного сдвига и одного деления на порождающий вектор.Таким образом, если для кодирования в качестве основной испольэовать матрицу Й размерностью 1 1 то умножение всех 2 3 - разрядных слор наРматрицу 3 образует таблицу объемом 2 С для Ю М которую назовем табли цей кодирования.Процедура кодирования в данном случае заключается в следующем. В Ф-разрядном информационном векторе выбирается группа ,изсимволов, По адресу, соответствующему ф, иэ таблицы кодирования, считывается промежуточное значение , вектора проверочных символов, Выбирается следующая группа ф; из 0 символов= ,3,., М) и складывается по модулю два с промежуточным значением ;вектора проверочных символов, в результате имеет 3;., Оф Я;, По адресу, соответствующему;,Оф,из таблицы кодирования определяется значениеКодирование заканчивается после того, как из таблицЫ кодирования по адресу., Э ф считано значение м, соответствующее вектору проверочных символов.Для декодирования информации в циклическом коде используется соотношениеб=Е Нтгде 5 - вектор, содержащийся символов, называемый локатором ошибки.Локатор ошибки однозначно определяет позицию ошибки в кодовом векторе т . Ошибка исправляется в результате суммирования по модулю два с вектором ошибки, содержащим единицу в позиции, соответствующей ошибке, и нули в остальных позициях.Проверочную матрицу систематического циклического кода можно представить в видегде Й - матрица, транспонированнаят.к матрице Р проверочных символов,единичная матрица размерности К К. Исходя из этого, локатор ошибки 5 можно представить в виде суммыпо модулю два произведения=Я Й ( здесь- вектор контрольных символов) и произведения1 к (здесь- вектор проверочных символов кодового вектора 1).Совокупность всех векторовобразует таблицу размерностью 2К, которая записывается в накопитель 1,Сокращение объема накопителя 1 достигается, если для вычисления вектораконтрольных символов исполь Озовать таблицу кодирования объемов2 к, сформированную по принципу,0,указанному при рассмотрении кодирования, при этом достигается сокращение объема постоянного накопителя в 15М раз (по сравнению с известнымустройством) Я =- Ро (в+л 1Рассмотрим выполнение финкций кодирования и декодирования информациив логическом запоминающем устройстве,Кодирование информации.В исходном состоянии счетчики 13и 15 установлены в нулевое состояниесигналами на входах 29 и 30 соответственно. Коммутатор 11 установлен вположение передачи содержимого старших разрядов регистра 9 в регистр 12единичным сигналом на входе 25. Ключ10 закрыт нулевым сигналом на входе27. В В старших разрядах регистра 9записан информационный вектор ф, ав К младих разрядах - нули, На .вход26 поступает сигнал, и первая группаинформационных символов изстарших разрядов регистра 9 через 35коммутатор 11 поступает в регистр 12,На вход 24 подаются сигналы сдвига,и содержимое старших разрядов регистра 9 посимвольно выдается на выход 22,при этом счетчики 13 и 15 подсчитываОют количество выданных символов, Одновременно с передачей содержимогорегистра 9 на выход 22 на вход 19подается сигнал, и первая группа информационных символов из регистра 12 45Переписывается без обработки в регистр 5, так как из накопителя 1 чтение не производится. Далее содержимоерегистра 5 переписывается в регистр 3сигналом на входе 17. После того как .из регистра 9 выданы 1 символов очем свидетельствует сигнал на выходе31, счетчик 13 устанавливается в нулевое состояние сигналом на входе 29,И очередная группа р (1 =,3,М)информационных символов через коммутатор 11 переписывается в регистр 12сигналом на входе 26, Осуществляетсявыдача группы информационных символовиз регистра 9 на выход 22 с помощьюсигналов сдвига на входе 24, Одновре менно с выдачей группы символов, навходы 18 и 19 поступают сигналы, ипромежуточное з.начение вектора проверочных символов, считанное из накопителя 1, суммируется по модулю два 65 в сумматорах 4 с группой информационных символов, записанной в регистре12, Результат поступает в регистр 5,Далее содержимое регистра 5 переписывается в регистр 3, т.е, задается адрес ячейки накопителя 1. Аналогичновыполняется выдача остальных информационных символов на выход 22 и формирование вектора проверочных символов.После выдачи всех информационных символов из регистра 9, о чем свидетельствует сигнал на выходе 32, в регистре 3 записывается сумма, Оф РмНавход 26 подается сигнал, и в регистр12 записйваются нули. На входы 18 и 19;подаются сигналы, и значение мвекторапроверочных символов из накопителя 1 переписывается в регистр5. Вектор проверочных символов изрегистра 5 переписывается в регистр 9через элементы и 6 сигналом на входе21 На вход 24 подаются сигналы сдвига, и проверочные символы из регистра9 выдаются на выход 22. Количествовыданных символов подсчитываетсясчетчиком 15. После выдачи п=пкодовых символов, о чем свидетельствует сигнал на выходе 33, кодированиезаканчивается.Декодирование информации,В исходном состоянии счетчики 13и 15 установлены в нулевое состояниесигналами на входах 28 и 29 соответственно. Регистр 9 установлен в нулевое состояние сигналом на входе 23.,Ключ 10 открыт единичным сигналомна входе 27. Коммутатор 11 установлен в положение передачи содеркимогомладших разрядов регистра 9 в регистр12 нулевым сигналом на входе 25. Навход 24 подаются сигналы сдвига, ив регистр 9 через открытый ключ 10по входу 27 записываются кодовыесимволы, поступающие из канала связи,при этом счетчики 13 и 15 подсчитывают количество принятых символов.После приема первой группы Г, из 1информационных символов, о чем свидетельствует сигнал на выходе 31,на вход 26 подается сигнал, и перваягруппаинформационных символов изрегистра 9 через коммутатор 11 записываются в регистр 12 Счетчик 13устанавливается в нулевое состояниесигнал на входе 29. Осуществляетсяприем следующей группы,д информаци-.онных символов в регистр 9 черезключ 10 по входу 28, и одновременносодержимое регистра 12 через сумматоры 4 переписывается без измененияв регистр 5 сигналом на входе 19.На вход 17 подается сигнал, и содержимое регистра 5 переписывается врегистр 3, так как задается адреспервого значения вектора проверочныхсимволов. После приема следующейгруппы информационных символов врегистр 9 на вход б подается сигнал, н содержимое 1 младших разрядов регистра 9 переписывается в регистр 12, Счетчик 13 устанавливается в нулевое состояние сигналом навходе 29. Принимается (1) -я группа (1 =. Я,3., М) информаьионных символов в регйстр.9, и.одновременно на входы 18, подаются сигналы, н группаинформационных символов, записанных в регистре 12, суммируется по модулю два в сумматорах 4 с промежуточ ным значениемвектора проверочных символов, считываемим из накопителя 1. Результат записывается в регистр 5, т.е. Формируется сумма ;,Я;.На вход 17 подается сигнал, и содержимое 5 регистра 5 переписывается в регистр 3, т.е. задается адрес ячейки накопителя 1Аналогично осуществляется прием остальных групп информационных символов кодового. вектораОдновременно с приемом информационных символов производится формирование вектораконтрольных символов. После приема в регистр 9 всех групп информационных символов, о чем свидетельствуют сигналы на выходах 31 и 32, на вход 26 подается сигнал, и последняя группа информационных символов через коммутатор 11 переписывается в регистр 12. Счетчик 13 устанавливается в нулевое состояние.Врегистр 9 по входу 28 через ключ 10 посту пают проверочные символы кодового век- . тора, Одновременно на входы 18 и 19 подаются сигналы, и значение мвектора проверочных символов, считан иое из накопителя 1, суммируется с группой фц инФормационных векторов,записанйой в регистре 12. Результатсуммирования поступает в регистр 5,содержимое которого переписывается,в регистр 3. После приема всех и:эккодовых символов в регистр 9, на вход26 подается сигнал, и проверочныесимволы иэ младших М разрядоврегистра 9 переписываются в регистр12. На входы 18 и 19 подаются сигналы, и контрольные символы ф, считываемые из накопителя 1, суммируютсяс принятыми проверочными символамиу, записанными в регистре 12, т.е.Формируется однозначно определяющий позицию ошибки локатор ошибки5: 9 , который записывается в регистр 5, На вход 20 подается сигнал,и локатор ошибки из регистра 5 черезэлементы И 7 поступают на входы дешифратора 8, в результате чего определяется вектор ошибки, который поступает на входы регистра .9, благодаря чему происходит исправлениеошибки в кодовом векторе 1, На этомдекодирование заканчивается.Предлагаемое устройство по сравнению с известным обладает меньшимизатратами оборудования, при этомбыстродействие не изменяется. Сокра:щение затрат оборудования достигается за счет сокращения объема накопителя 1 и уменьшения количества логических элементов в схемах обрамления накопителя .1, что приводит купрощению устройства,Технико-экономическое преимущество предложенного устройства заключа:ется в его упрощении по сравнению сизвестным.1056275 ордонова оставител ехред М. Ге Корректор.Л Редакто сл а каз 93/47 ТиПИИПИ ГосУдпо делам 13035, Мос аж 594арственног изобретен ва, Ж,Подписно комитета СССР и открытий ушская наб., д. 4