Патенты с меткой «последовательное»

Номер патента: 15785

Опубликовано: 30.06.1930

Авторы: Виноградов, Максаков

МПК: H02M 3/18

Метки: конденсаторов, параллельного, переключения, последовательное, соединения

...2, 3 и 1, 11, 111 батареи конденсаторов г. Контакты а, Ь и А, В присоединяются соОтветственно к цепи низкого и высокого напряжения постоянного тока; так, в случае повышения напряжения, источник трансформируемого постоянного тока присоединяется к контактам и, б, а приемник трансформированного тока к - контактам А, В, в случае же понижения напряжения присоединение источника и приемника тока производится в обратном порядке.Когда пластинки д дисков Р и В замыкают соответствующие им группы щеток я, конденсаторы г присоединяются параллельно к контактам а, д и заряжаются или разряжаются в зависимости от того, будут это контакты источника или приемника тока. После поворотадиспков на угол в , где я в чис пластинок на каждом диске, замкнутся...

Номер патента: 16300

Опубликовано: 31.08.1930

Авторы: Виноградов, Максаков

МПК: H02M 3/18

Метки: 31494, выполнения, заяв, конденсаторов, охарактеризованного, параллельного, патенте, переключения, последовательное, свид, соединения, устройства, форма

...бы достаточ-но надежным, исключал бы возможностьвозникновения скользящих искр и не ро ит из трех вращающихся с одинаковой угловой скоростью дисков, снабженных каждый равномерно распределенными по окружности металлическими, изолированными друг от друга пластинками в: числе равном или ббльшем числа конденсаторов, и из такого же числа пар щеток, попарно распределенньх равномерно по окружности указанных дисков, при чем группы щеток одного диска сдвинуты относительно группы щеток двух других дисков на/ жду соседиая форма выпустройстварабочими метпереключаюстые пластин ими загрол- честсо- тениал- плащих лектки, ров н ве та ю, п тинк орнь ннь В основном патенте15устройство для переключенторов с .параллельного сопоследовательное с цельюрования...

Номер патента: 263285

Опубликовано: 01.01.1970

Авторы: Никольский, Титов

МПК: G11C 21/00

Метки: запоминающее, последовательное

...25. Однако появление импульсов на входах вентилей 24 и 26 также не вызывает нарушений в хранящейся информацииии.В случае появления импульсов ца выходахдвух ключей-преобразователей опасность сбоя возникает лишь в том случае, когда рабочи.ми являются крайние из входных параметрических вентилей (22 и 24, 23 и 25, 24 и 26).Во избежание сбоя один из этик вентилей блокируется другим.Между стартовым импульсом и последующей информацией должен быть интервал минимум в два такта, необходимый для перестройки триггеров 11 и 12. После того как триггер 13 переходит в состояние единица, он блокирует вентили 9 и 10. Таким образом, вся последующая информация не вызывает перестройки триггеров 11 и 12. После прохождения через схему фаз ирования...

Номер патента: 457084

Опубликовано: 15.01.1975

Авторы: Минаев, Панферов, Сосина, Фельдман

МПК: G06F 7/85

Метки: двоично-десятичное, последовательное, суммирующее

...РЯЗРЯЛОВ, Я Ткже 13/)Рсдос 1 ТЫВс 1/.Т сигнал, запрещающий подачу ця вход схемы И 8 единичного коля В момент приходя ця ВХОД ПОЛУСУХМЯТОРс/-13/)11//Тс/ 10.// /СРВОГО С.с 1- гаемого.Генератор од/ночного импульса служит для образования кода единицы. В данном устройстве сумма получается путем последовательного прибавления стольких единиц к одному из слагаемых, сколько их содержится в другом слагаемом.Рассмотрим работу суммирующего устройства на примере 29+ 13 = 42 /см. фиг. 2). Информация в накопителе расположена так, что первые разряды двух слагаемых расположены одно за другим, затем следуют один за другим вторые разряды слагаемых. С выхода накопителя младший разряд второго слагаемого поступает на вход второй схемы задержки на десятичный...

Номер патента: 520588

Опубликовано: 05.07.1976

Авторы: Гречишников, Клименко

МПК: G06F 7/39

Метки: множительное, последовательное

...00 01,0 01,1 01 где А - промежуточный результат кодироРвания;СП - степенное приращение.Из приведенного примера следует, что степенные похищения 00, 01, 10 соответст- д вуют -1, 0 и +1. Информация, закодированная степенными приращениями, может обр. - батываться, начиная от старших разрядов.Обработанные старшие разряды поступают для выполнения последующих операций до то й го, как будут получены оставшиеся младшие разряды предыдущей операции.Каждый блок 3 умножения служит для умножения информации, поступающей из блока 2 кодирования на одно степенное приращение, поступающее из блока 7 коммутации, который записывает очередное степенное приращение, поступающее из блока 8 кодирования, в соответствующий блок 3 умножения, Результат перемножения...

Номер патента: 528565

Опубликовано: 15.09.1976

Авторы: Боюн, Ледянкин, Малиновский, Семотюк

МПК: G06F 7/38

Метки: арифметическое, последовательное

...В=.+4/8==0,100, а во втором регистре 2 - в дополнительном коде второе слагаемое С= - 3/8= = 1.101. В результате сложения получается число В также в коде представления+ В О 100С =- 1.101В = 0.001 =+1/825 При работе устройства в режиме вычитаниядва числа в дополнительном коде сдвигаютсямладшими разрядами вперед, На второй вход15 сумматора 3 поступает уменьшаемое В изпервого регистра 1 в инверсном коде черезЗо коммутатор 5, а вычитаемое С из регистра 2 -непосредственно на первый вход сумматора 3.При этом триггер 7 управляющими входами1 О и 12 открывает инверсные входы входных ивыходных коммутаторов 5 и 6 и осуществляетЗ 5 передачу уменьшаемого В в сумматор, а результат В из сумматора в обратном коде(т. е. В и В соответственно) по...

Номер патента: 637811

Опубликовано: 15.12.1978

Авторы: Мартынюк, Николаев, Попова, Ромашкина

МПК: G06F 7/385

Метки: последовательное, суммирующее

...1 подключен к выходной шине устройства, а выход переноса - к единичным входам триггеров 2 и 3, нулевые входы которых соединены с первой и второй тактовыми шинами. Первые входы элементов И 4 и 5 подключены к выходам соответственно триггеров 2 и 3, вторые входы соответственно - ко второй и первой тактовым шинам, а выходы ко вторым элементам ИЛИ 6, выход которого соединен с третьим входом одноразрядного сумматора 1.При работе суммирующего устройства ваказ 2637/4 Изд, Мо 142 Тираж 799 ПодписноНПО Государственного комитета СССР по делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Типография, пр. Сапунова, 2 3сумматоре 1 производится поразрядное суммирование слагаемых, поступающих на его входы в последовательном коде, и...

Номер патента: 888110

Опубликовано: 07.12.1981

Авторы: Аникеев, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: множительное, последовательное

...в данном цикле будет множимого, умноженного на младший изочередных разрядов множителя.На сумматоре 1.2 осуществляетсясложение сформированного на выходесумматора 1.1 числа и сдвинутого наодин разряд влево множимого, умно 40 женного на вторую цифру группы разрядов множителя. Аналогично осуществляется сложение на остальных сумматорах. Соответствующие сдвиги множимого влево обеспечиваются задержкой через регистр 4 подачи кода множимого на входы сумматоров 1.21.К, Управление подачей кода множимого на входы суммато. -ров 1.1, 1.1 с через элементы И 2.12.с (умножение на цифрумножителя) осуществляется триггерами 7.17.К, На выходе сумматора 1.1 стаким образом за и+К тактов формируется очередная сумма частичных произведений, причем в первых К...

Номер патента: 968807

Опубликовано: 23.10.1982

Автор: Аристов

МПК: G06F 7/49

Метки: двоичной, избыточной, последовательное, системе, сложения, счисления

...соединены соответственно с выходами второгои третьего элементов НЕ и входом первого элемента НЕ, входы восьмого элемента. И соединены соответственно с выходами первого элемента .И, третьегоэлемента НЕ и четвертым входом блока,входы девятого элемента И соединены сответственно с выходами второго элемента НЕ, второго элемента И и первым вхдом элемента НЕРАВНОЗНАЧНОСТЬ, входы десятого элемента И соединены соответственно с выходами первого и второгэлементов И и вторым входом элементаНЕРАВНОЗНАЧНОСТЬ, выходы элементоИ с третьего по шестой соединены с входами первого элемента ИЛИ, выход которого соединен с первым выходом блокаформирования отрицательной суммы и положительного переноса, второй выход которого соединен с выходом второго элемента...

Номер патента: 987620

Опубликовано: 07.01.1983

Авторы: Аникеев, Кильчицкий, Корнейчук, Тарасенко, Торошанко

МПК: G06F 7/52

Метки: множительное, последовательное

...выходам к разрядов динамического регистра 5 множителя, а (1+1)-й выход динамического регистра 5 множителя подключен к прямому вхоДу элемента 7 запрета, Выход элемента ИЛИ 9 связан с входом динамического регистра 5 множителя,к выходов статического вспомогательного регистра 10 связаны соответственно с первыми входами элементов И 2.1; 2.22.1 с. Выходы разрядов с (и+%)-го по (и+2)-й включительно динамического регистра 3 множимого связаны соответственно с вторыми входами элементов И 2,2, 2,3;2.Й.Управляющий вход статического вспомогательного регистра 10 подсоединен к управляющей тактовой шине 12,Устройство работает по циклам. Длительность каждого цикла равна (и+К) тактам, так как при умножении п-разрядного множимого на к очередных....

Номер патента: 1067500

Опубликовано: 15.01.1984

Автор: Глазачев

МПК: G06F 7/52

Метки: множительное, последовательное

...второгоэлемента ИЛИ соединен с выходомпервого Э -триггера, второй вход второго элемента ИЛИ соединен с инверсным выходом ЗК -триггера, который является третьим выходом синхронизации блока управления, а выход второго элемента ИЛИ соединенс входом установки в ноль регистра,вход установки в ноль -"к -триггераявляется входом запуска блока управления,.а его прямой выход - установочным выходом блока управления,выход второго П -триггера являетсявыходом индикации окончания операции блока управления,) од, (пт-квходы дешифратора являются входамикода разрядности блока управления,управляющие входы 0 п-к)-канальногоселектора являются выходами блокауправления, причем первые и вторыевыходы сумматоров первой группы соединены соответственно с первыми...

Номер патента: 1182513

Опубликовано: 30.09.1985

Автор: Масленников

МПК: G06F 7/52

Метки: деления, дополнительном, коде, последовательное, чисел

...вход 4 делителя устрой стве, регистр 5 частного (РЧ), вход 6 управления сбросом и блокировки устройства.РДО 1 предназначен для хранения делимого перед выполнением опера ции, а также в первом и вто циклах деления и для хранен ков в последующих циклах.РЧ 5 предназначен для приема, хранения и сдвига результата 2 операции деления.Делитель подается на вход 4 из внешнего запоминающего устройства.Обобщенная структура узла 2 суммирования-вычитания описывается сле дующими выражениями:9.=д О+);сследовательно,3 фв 1: т.к. Р С+) Пш О,31Таким образом, формирование текущего разряда частного осуществляется из соотношения .знака делимого (остатка) и переноса в знаковый разряд, получаемого при суммировании либо вычитании. Так как перенос в знаковый...

Номер патента: 1233138

Опубликовано: 23.05.1986

Автор: Глазачев

МПК: G06F 7/52

Метки: множительное, последовательное

...с учетом задержки ввода при меньшей разрядности, сразу после снятия сигнала синхронизации на выходе 23. Коммутатор 8 предназначен для подачи единицы коррекции при различной разрядности сомножителей. Единица коррекции подается на вход выходного сумматора 7 при (г + )-состоянии с выхода элемента И 15. На входы коммутатора 8 для этого с выходов блока 4 памяти подается при (г + 1)-состоянии значение старшего разряда младшей части произведения, а управление производится сигналами с выходов 43 дешифратора 37 блока 1 б управления; Знаки сомножителей с входов 17 подаются также на входы блока 5 определения знака, где по выражениюзнак П = С + С 2 + СХ + С 4 образуется знак произведения, который подается на информационный вход триггера 11 и...

Номер патента: 1262482

Опубликовано: 07.10.1986

Авторы: Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: последовательное, умножения

...в нашем примере записывается единица, а в первый разряд статическогорегистра 2 последовательного приближения множителя записывается старшийразряд кода множителя, в нашем примере записывается ноль, в триггера5,1-5.6 и последовательные сумматоры 6.1-6.3 записываются нули,С приходом третьего положительного перепада на тактирующий вход 8устройства содержимое динамическогорегистра 1 множителя сдвигается наодин разряд вправо, а в первый егоразряд записывается значение второго.разряда кода множимого, в нашем примере записывается ноль, во второйразряд статического регистра 2 последовательного приближения множителязаписывается значение второго разрядакода множителя, в нашем примере записывается единица, в триггера 5.1 --5.6 и...

Номер патента: 1302266

Опубликовано: 07.04.1987

Авторы: Киселев, Костроминов, Красногоров

МПК: G06F 3/00

Метки: ввода, последовательное

...исходном состоянии, когда информация в устройстве сопряжения отсутствует, блок 2, который является двоичным счетом, и счетчик 7 считывания имеют одинаковые сигналы на выходах, Поэтому разница в состояниях счетчиков, определяемая сумматором 4, равна нулю и на втором выходе дешифратора 5, входы которого настроены на это нулевое состояние сумматора 4, присутствует пассивный сигнал (например, логический О), свидетельствующий об отсутствии информации,При поступлении на вход устройства активного сигнала в виде логической 1 он через элемент 1 сравнения записывается в блок 2 оперативного запоминающего устройства.Сигналы с выходов блока 2 через группу 3 элементов НЕ поступают на вход сумматора 4, который суммирует их с двоичным числом,...

Номер патента: 1302321

Опубликовано: 07.04.1987

Авторы: Галкин, Квашенников

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее, последовательное, самоконтролем

...с входа 6 поступает на блок 5 формирования сигналов считывания и далее - на блок 14 управления. Информация из блока 1 памяти по адресу, определяемому счетчиком 2, считывается в регистр 3, а затем начинается процедура тестирования ячейки памяти блока 1, аналогичная той, которая осуществляется в режиме записи. При этом в качестве проверочной информации используется информация с выхода регистра 3, проходящая через мультиплексор 15. В случае, если ячейка памяти исправна, блок 5 формирования сигналов считывания формирует сигнал, поступающий на выход 9, указывая тем самым, что информация на выходах регистра 3 истинная. Если при тестировании ячейки памяти блока 1 памяти блок 10 сравнения вырабатывает сигнал ошибки, то блок 5 формирования...

Номер патента: 1307455

Опубликовано: 30.04.1987

Автор: Глазачев

МПК: G06F 7/49

Метки: множительное, последовательное

...два триггера знака, блок формирования частичных произведений, блок суммирования, элемент памяти и блок управления, содержащий генератор тактовых импульсов, регистр сдвига, дешифратор разрядности, коммутатор разрядности, ЛК-триггер и элемент ИЛИ, причем выход генератора тактовых импульсов соединен с тактовыми входами регистра сдвига и ЛК-триггера, входыпервого и второго сомножителейустройства являются информационными входами первых разрядов первого и второго регистров сомножителей соответственно, вход кода разрядности устройства является входом дешифратора разрядности, выход которого соединенс управляющим входом коммутатора разрядности и управляющими входами первого и второго коммутаторов, вход начальной установки устройства...

Номер патента: 1332383

Опубликовано: 23.08.1987

Авторы: Горбель, Околотенко, Петренко, Семененко, Сидоренко

МПК: G11C 19/00

Метки: буферное, запоминающее, последовательное

...такое, что счетчик 13 под воздействием многократных тактовых импульсов достигает своего конечного состояния - на выходах всех его разрядов устанавливаются логические единицы, то элемент И 18 открывается и на его выходе появляется уровень логической единицы, который, поступая на вход А ) .В второго блока 8 сравнения, вызывает появление на его выходе сигнала логической единицы. Этот сигнал блокирует элемент И 19 и открывает элемент И 22, в результате чего последующий синхроимпульс записи через элементы И 22 и ИЛИ 24 поступает на счетный вход регистра 5 адреса, который Формирует новый адрес для записи слова входной информации.Далее .устройство выполняет запись информации с выходов регистра 4 в основные, а состояния счетчика 13 - в...

Номер патента: 1339874

Опубликовано: 23.09.1987

Авторы: Выжиковски, Ивасенко, Каневский, Лозинский

МПК: G06F 17/17, H03H 17/06

Метки: последовательное, фильтрации, цифровой

...О+ 03,2: с + 0;3.3: х,а, + х,а, +Второй модуль 1 23.1: И+ 0;В девятом такте наподается младший ра с. с 9устройстследующего вход эряд ва входного отсчета х,+ с. г х,а, сг о 2 х,а,;3. 3: х а,+ ха .о 3 оПервый модупь 1. 1.31: ха, +О;3,2; х,а + О,В пятом такте на вход устройствапоступает ноль, а на выходах указанных элементов получаются следующиерезультаты.Нулевой модуль 1.0. 103.1: О+ 0;32: хгаг + с;3.3: ха, + ха, + х,а + сПервый модуль 1. 1.3.1: ха,+О; 153.2: х,а + х,а + 0;3,3: ха + О.Второй модуль 1.2.3.1: х,а + О.В шестом такте на вход устройства 20поступает ноль, а на выходах указанныхэлементов получаются следующие результаты.Нулевой модуль 1.0.3. 1: О + 0; 253.2: с 4 +3.3: х а + х аг + сго 3 оПервый модуль 1. 1,3.1: О+ 0;32: хг а +...

Номер патента: 1444754

Опубликовано: 15.12.1988

Авторы: Андреев, Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/52

Метки: последовательное, умножения

...И 6.10 и 7.10 поступаютзначения старших разрядов множимогои множителя. На третьем входе элемента И 6.10 присутствует нулевойпотенциал с первого выхода динамического регистра 3. На второй вход последовательного сумматора 810 поступает значение произведения старших14447выходе динамического регистра 3. На элементе И 6.10 формируется произведение аЬ,первого разряда множителя на второй разряд множимого, на элементе И 7.10 формируется произведение а,Ьвторого разряда множителя на первый разряд множимого, на элементе И 7.9 формируется произве- дениЕаЬ вторых разрядов множимого 10 и множителя. Произведения разрядов сомножителей с выходов элементов И 6.10 и 7.10 поступают на первый и второй входы последовательного сумматора 8.10, а с выхода...

Номер патента: 1714589

Опубликовано: 23.02.1992

Авторы: Авгуль, Татур, Фурашов, Яцкевич

МПК: G06F 7/50

Метки: многовходовое, последовательное, суммирующее

...сумматор и (п)-разрядный буФерный регистр содержит в одноразрядном сумматоре на (2 п) вход два комбинационных дерева сумматоров, причем35 и входов устройства соединены с п входами сумматоров первого дерева, выход первого дерева является выходом устройства, входы Второго дерева сое 40 динены с иВыходами триггеров регистра а выход соединен с одним из входов сумматора старшего ранга первого дерева, все Выходы переносов и"1 сумматоров соединены с входами триггеров буФерного регистра запоминания переносов.На чертеже показана Функциональная схема многовходового сумматора последовательного действия для п=18.Устройство содержит входы 1 ь Я =1,18), трехвходовые одноразрядные сумматоры 21 ( = 1,17), разрядный буферный регистр 3, вход 4...