Устройство управления буферной памятью

(504 С 11 С 7/О ОПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ фиг ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(56) Авторское свидетельство СССРВ 1053163, кл. С 11 С 19/00, 1983.Авторское свидетельство СССРВ 1109798, кл. С 11 С 19/00, 1984.(54) УСТРОЙСТВО УПРАВЛЕНИЯ БУФЕРНОЙПАМЯТЬЮ(57) Изобретение относится к областивычислительной техники и может бытьиспользовано при построении буферных запоминающих устройств. Цель изобретения - повышение быстродействия устройства управления буферной памятью.Устройство содержит блок 1 управления, блок 2 хранения кода операции,счетчик 3, группу элементов И-ИЛИ 4и элемент И-ИЛИ 5, В исходное состояние устройство устанавливается сигналом на входе 8 начальной установки.При поступлении сигнала на вход 7 запроса он синхронизируется тактовымисигналами, поступающими на вход 10.На выходе 11 блока 1 формируется импульс, стробирующий по входам 12 элементы И-ИЛИ 4. Одновременно сигнал свыхода 14 блока 1 записывает код операции с входа 17 в блок 2, где деши1305771 фрируется. На одном из выходов блока 2 формируется сигнал, поступающийна вход 19 соответствующего элемента 4. Сигнал с выхода 14 также изменяет состояние счетчика 3, сигнална соответствующем выходе которогопоступает на вход 24 соответствующеИзобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств,Целью изобретения является повышение быстродействия устройстваНа фиг. 1 приведена структурнаясхема устройства управления буфернойпамятью; на фиг. 2 - функциональнаясхема блока управления; на Фиг. 3ОФункциональная схема счетчика; нафиг,. 4 - функциональная схема блокахранения кода операции.Устройство включает блок 1 управления, блок 2 хранения кода операций,счетчик 3, группу элементов И-ИЛИ 4,элемент И-ИЛИ 5, регистры 6, вход 7запроса, вход Р начальной установки,вход 9 сброса, тактовый вход 10, выход 11 блока 1 управления, входы 12элементов И-ИЛИ 4, вход 13 элементаИ-ИЛИ 5, выход 14 блока 1 управления,вход 15 блОка 2 хранения кода операций, вход 16 счетчика 3, вход 17 блока 2 хранения кода операций, выход 18блока 2 хранения кода операции, входы 19 элементов И-ИЛИ 4, вход 20 элемента И"ИЛИ 5, выход 21 элемента И-ИЛИ 5,вход 22 счетчика 3, выход 23 счетчика 3, входы 24 элементов И-ИЛИ 4,вход 25 элемента И-ИЛИ 5, выходы 26элементов И-ИЛИ 4, входы 27 регистров 6, информационный вход 28, входы 29 регистров 6 являются выходом35устройства, и информационные выходы 30.Блок 1 управления включает элементы ИЛИ 31 и 32, триггер 33 занятости,триггер 34 запроса, элементы И 3537, триггер 38 пуска, элемент И 39.Блок 2 хранения кода операции включает регистр 40 (кода операции) и дешиго элемента 4. На выходе этого элемента 4 формируется выходной сигнал устройства. Если для данного кода операций выбраны все операнды, то на выходе 21 элемента 5 появляется сигнал, устанавливающий счетчик 5 в нулевое состояние. 1 з.п. Ф-лы, 4 ил. гфратор 41. Счетчик 3 (номера операндов) включает счетчик 42 и дешифратор 43.Устройство работает следующим образом.В исходное состояние устройство устанавливается при приходе сигнала на вход 8. При этом триггер 33 (занятости), триггер 34 (запросов) и триггер 38 (пуска) устанавливаются в нулевое состояние. При поступлении сигнала запроса, к входу 7 он проходит через элемент ИЛИ 31, через элемент И 36, открытый по второму входу нулевым выходом триггера 33, и поступает на единичные входы триггеров 38 и 33 и выход 14. Триггер 38 устанавливается в единичное состояние и выходным сигналом открывает элемент И 39, Тактовый импульс, который поступает По входу 10, проходит элемент И 39 и поступает на выход 11, а затем - на входы 12 элементов 4, Сигнал с выхода 14 поступает на вход 15 регистра 40 блока 2 и записывает текущий код операции, который поступает по входу 17. С выхода регистра 40 код операции . поступает на вход дешифратора 41, на одном из выходов которого появляется высокий уровень, который поступает на входы 19 элементов 4 и вход 20 элемента 5. Кроме того, сигнал с выхода 14 поступает на вход 16 счетчика 42 счетчика 3 и добавляет в счетчик единицу. Состояние счетчика 3 с выхода 23 поступает на входы 24 элементов 4 и на вход 25 элемента 5, Один из элементов 4 открывается и пропускает сигнал на выход 26, а также на выход элемента 5. Та схема, которая пропускает сигнал, стробирует свой регистр 6, поэтому информа 13057 ция, поступающая на входы 29 регистров 6, записывается в один из них. Если для данного кода операции не выбраны все операнды, то на вход 9 блока 1 управления поступает из устройства управления сигнал сброса и триггер 33 устанавливается в нулевое состояние. Пришедший новый запрос аналогично предыдущему проходит указанные цепи, записывает следующий операнд в 10 тот регистр, который определяется кодом операции и номером операнда. Если для данного кода операции выбраны все операнды, то срабатывает элемент 5 по коду операции, номеру опе ранда и выдает сигнал с выхода 2 1 элемента 5 на вход 22 счетчика 42 счетчика 3, устанавливая его в нулевое состояние.20Для,нового кода операции счетчик 42 начинает считать с единицы, Если для данного кода операции выбраны не все операнды, то сигнал с выхода 14,25 поступая в память, несет информацию о том, что буферное устройство готово к приему следующего операнда для данного кода операции. Если сигнал не вырабатывается, то это является признаком, что буферное запоминающее30 устройство занято. Если при занятом буферном устройстве все же поступает сигнал запроса на вход 7, этот сигнал проходит через элемент 35, открытый по второму входу единичным выхо дом триггера 33, и сигнал с выхода элемента 35 поступает на единичный вход триггера 34. Этот триггер устанавливается в единичное состояние, открывает по второму входу элемент 37,0 Тактовая серия, которая приходит с входа 10 на вход элемента 37, проходит ее и поступает на элемент 3 1.С выхода элемента 31, пройдя через элемент 35, этот сигнал поступает на 45 единичный вход триггера 34, подтверждая наличие сигнала запроса. Как только сигнал сброса поступает на вход 9, триггер 33 перебрасывается в нулевое состояние, открывается элемент 36 и устройство начинает записывать операнды для следующего кода операции.Считывание операндов с регистров может осуществляться после вы - работки сигнала запроса устройством управления буферной памятью, который пос.тупает на выход 21 . 71 4 Формула изобретения 1. Устройство управления буферной памятью, содержащее группу элементов И-ИЛИ, элемент И-ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит счетчик, блок хранения кода операции и блок управления, первый, второй, третий и четвертый входы которого являются соответственно входом запроса, входом начальной установки, вход сброса и тактовый вход, первый выход блока управления подключен к первым входам элементов И-ИЛИ группы и первому входу элемента И-ИЛИ, выход которого подключен к установочному входу счетчика, выход которого подключен к вторым входам элементов И-ИЛИ группы и второму входу элемента И-ИЛИ, второй выход блока управления подключен к счетному входу счетчика и первому входу блока хранения кода операции, второй вход которого является входом кода операции устройства, выход блока хранения кода операции подключен к третьему входу элемента И-ИЛИ и третьим входам элементов И-ИЛИ группы, выходы которых являются выходами устройства.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит триггеры, элементы И и элементы ИЛИ, причем выход первого элемента ИЛИ подключен к первым входам первого и второго элементов И, вторые входы которых подключены к выходам первого триггера, первый вход которого подключен к выходу второго элемента ИЛИ, первый вход которого подключен к первому входу второго триггера, выход которого подключен к первому входу третьего элемента И, выход которого подключен к первому входу первого элемента ИЛИ, выход первого элемента И подключен к второму входу второго триггера, выход второго эпемента И подключен к второму входу первого триггера и первому входу третьего триггера и является вторым выходом блока управления, выход третьего триггера подключен к первому входу четвертого элемента И, второй вход которого подключен к второму входу третьего элемента И, выход четвертого элемента И подключен к второму входу третьего триггера и является первым выходом блока управ1305771 ления, второй вход первого элемента ИЛИ, вхоцы второго элемента ИЛИ и Составитель С Шустенкоедактор И.Шулла Техред В.Кадар Корректс ерн Зак 90 Подписи ного комитета СС ений и открытий 5, Раушская наб, д, ч Лроизводственно-полиграфическо бО/51 Тираж ВНИИПИ Госу по делам 113035, Иосарстве изобре ва, Жвторой вход третьего элемента Й являются входами блока управления,приятие, г.ужгород, ул.Проектная,